浅谈无源滤波电路
无源滤波器缺点:带负载能力差,无放大作用,特性不理想边沿不陡峭,各级互相影响。
RC滤波
1, C值的选取:C不能选的太小,否则负载电容对滤波电路的影响很大,一般IC的输入电容往往有l~lOpF的输入电容。C值选的太大,则会影响滤波电路的高频特性,因为大电容的高频特性一般都不好。
2, R值的选取:R值过小会加大电源的负载,R值过大则会消耗较多的能量。
RC滤波电路的最大缺陷就是他不仅消耗我们希望抑制的信号能量,而目也消耗我们希望保留的信号能量。另外由于受电容高频特性的限制也不能用在太高频的场合,例如数MHz以上需要用LC滤波器。
1. 电容滤波电路
分析电容滤波电路工作原理时,主要是用到了电容器的隔直通交特性和储能特性。前面整流电路输出的脉动性直流电压可分解成一个直流电压和一组频率不同的交流电,交流电压部分就会从电容器流过到地,而直流电压部分却因电容器的通交隔直特性而不能接地才流到下一级电路。这样电容器就把原单向脉动性直流电压中的交流部分的滤去掉了。
另外电容滤波电路也可以用电容储能特性来解释,当单向脉动直流电压处于高峰值时电容就充电,而当处于低峰值电压时就放电,这样把高峰值电压存储起来到低峰值电压处再释放。把高低不平的单向脉动性直流电压转换成比较平滑的直流电压。
滤波电容的容量通常比较大,并且往往是整机电路中容量最大的一只电容器。滤波电容的容量大,滤波效果好。电容滤波电路是各种滤波电路中最常用一种。
电源滤波电容如何选取,掌握其精髓与方法,其实也不难。
1)理论上理想的电容其阻抗随频率的增加而减少(1/jwc),但由于电容两端引脚的电感效应,这时电容应该看成是一个LC串连谐振电路,自谐振频率即器件的SFR参数,这表示频率大于SFR值时,电容变成了一个电感,如果电容对地滤波,当频率超出FSR后,对干扰的抑制就大打折扣,所以需要一个较小的电容并联对地,可以想想为什么?原因在于小电容,SFR值大,对高频信号提供了一个对地通路,所以在电源滤波电路中我们常常这样理解:大电容虑低频,小电容虑高频,根本的原因在于SFR(自谐振频率)值不同,当然也可以想想为什么?如果从这个角度想,也就可以理解为什么电源滤波中电容对地脚为什么要尽可能靠近地了。
2)那么在实际的设计中,我们常常会有疑问,我怎么知道电容的SFR是多少?就算我知道SFR值,我如何选取不同SFR值的电容值呢?是选取一个电容还是两个电容?电容的SFR值和电容值有关,和电容的引脚电感有关,所以相同容值的0402,0603,或直插式电容的SFR值也不会相同,当然获取SFR值的途径有两个,1)器件Data sheet,如22pf0402电容的SFR值在2G左右, 2)通过网络分析仪直接量测其自谐振频率,想想如何量测?知道了电容的SFR值后,用软件仿真,如RFsim99,选一个或两个电路在于你所供电电路的工作频带是否有足够的噪声抑制比。仿真完后,那就是实际电路试验,如调试手机接收灵敏度时,LNA的电源滤波是关键,好的电源滤波往往可以改善几个dB。
电容的本质是通交流,隔直流,理论上说电源滤波用电容越大越好。但由于引线和PCB布线原因,实际上电容是电感和电容的并联电路,(还有电容本身的电阻,有时也不可忽略)这就引入了谐振频率的概念:ω=1/(LC)1/2在谐振频率以下电容呈容性,谐振频率以上电容呈感性。因而一般大电容滤低频波,小电容滤高频波。
这也能解释为什么同样容值的STM封装的电容滤波频率比DIP封装更高。
至于到底用多大的电容,这是一个参考:
电容谐振频率
电容值 DIP (MHz) SMT (MHz)
1.0μF 2.5 5
0.1μF 8 16
0.01μF 25 50
1000pF 80 160
100 pF 250 500
10 pF 800 1.6(GHz)
不过仅仅是参考而已,用老工程师的话说——主要靠经验。更可靠的做法是将一大一小两个电容并联,因为大电容高频特性差,小电容高频特性好。一般要求相差两个数量级以上,以获得更大的滤波频段。
2. 电感滤波电路
电感滤波电路的原理也和电容器滤波差不多,也是因为电感器的通直阻交特性和储能特性。从储能方面来解释的话和电容器是一样的原理,从通直阻交特性方面来解释电感器的滤波电路时,电感器是把单向脉动性直流电压分解出来的交流电压部分进行阻碍,而电容器却是短路接地。电感量越大滤波效果越好,由电感器单独作滤波电路的情况很少,一般会和电容一起组合使用。
3. L形RC滤波电路
L形RC滤波电路就是在普通电容滤波电路中电容器前面加个电阻器,电阻器是串联在电路中,而电容器是并联在电路
- 多层压敏电阻阵列的滤波连接器设计(06-21)
- 手机电池电路保护常用的三种元件简单分析 (06-14)
- 电容电阻屏办不到的事电磁屏解决(06-24)
- 射频电路中无源器件特性您真的很清楚吗?(07-09)
- 射频电阻并联等效电容测试方法(08-10)
- 嵌入式设计中阻抗匹配与0Ω电阻(09-02)