微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > CAN标准中的时钟容差修正建议 - 电子发烧友网

CAN标准中的时钟容差修正建议 - 电子发烧友网

时间:12-13 来源:互联网 点击:

3%~2%的可修正的RC或 CMOS振荡器,它们价格低,接近原CAN标准设计的容差,有可能被不适当地选用。所以对标准加以补充是十分必要的。随着CAN应用的扩展,提高CAN工作频率的努力也在继续。一方面,有些应用可缩短传送距离以使传输时间缩短,例如机器人、武器等;另一方面,CAN的性价比高,对这类应用有吸引力,在传输时间接近临界情况的场合,更要注意时钟容差的问题。

从另一个角度考虑解决问题的可能性是:将仲裁域中及仲裁后的第1个同步沿发送器与接收器的同步均设为硬同步。这种做法可以改善同步以后的采样,但对同步以前的采样没有改善,它们仍然要求较高精度的时钟来保证采样点在缓冲段P1、P2之内。而且,过多的硬同步增加了对干扰进行不必要同步的机会,反而不是好事。因此这种方案是无价值的。

从分析可知,当重同步跳转宽度SJW可选得较大时,容许的时钟偏差就较大。不受限制的SJW相当于随时执行硬同步,小于P1、P2的SJW就使采样点的变动较小。当总线上由于干扰出现假的R/D跳变沿,就会引起错误的重同步,小的SJW有助于降低读错概率。因此,兼顾减少出错率与降低时钟容错限的要求,关键是设计一种性价比好的滤除干扰的办法。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top