微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 前端总线FSB

前端总线FSB

时间:12-14 来源:互联网 点击:
分频器)对性能的阻碍将比运行在较低FSB及同步内存下要严重得多。

FSB在Athlon和P4系统上涉及到不同的方法。在Athlon这边,它是DDR总线,意味着如果实际时钟是200MHz的话,那就是运行在400MHz下。在P4上,它是“四芯的”,所以如果实际时钟是相同的200MHz的话,就代表800MHz。这是Intel的市场策略,因为对一般用户来说,越高等于越好。Intel的“四芯”FSB实际上具有一个现实的优势,那就是以较小的性能损失为代价允许P4芯片与内存不同步运行。每个时钟越高的周期速度使得它越有机会让内存周期与CPU周期重合,那等同于越好的性能。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top