AHB总线问答

下面的Verilog 代码可以用来产生 AHB LOCK ->

使得在连接一个新的APB 设备的时候更加简单，并且在分析计算系统性能的时候更简单。

虽然很多APB 设备是低速设备，像是UART，它们通常通过控制寄存器访问的。通常设备驱动程序首先会访问状态寄存器确定它是否空闲，然后才会去去访问数据寄存器。这样的两个操作都可以不需要附加的等待状态，因此外设可以作为一个APB 设备而被访问。
如果确是需要等待状态的外设，可以设计成AHB 从设备，在很少数情况下，如果设计需要包括很多这样的外设，那么可以使用第二级AHB 总线以减轻主系统总线的负荷。