微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 片上总线Wishbone 学习(十)总线周期之块读操作

片上总线Wishbone 学习(十)总线周期之块读操作

时间:12-15 来源:互联网 点击:

  • 数据
  • Slave发出[ACK_I]应答[STB_O],表明数据有效,可以读取数据了
  • Master发现[ACK_I],准备锁存[DAT_I]和[TGD_I()]

在时钟上升沿2:
  • Master锁存[DAT_I]和[TGD_I()]
  • Master拉低[STB_O]插入等待周期(-WSS-)


在时钟上升沿3:
  • Master在[ADR_O()]和[TGA_O()]发出有效的地址
  • Master拉低[WE_O],表明是一个读周期
  • Master发出有效数据选择信号[SEL_O()]表明哪些数据是有效的
  • Master发出[STB_O]表明操作的开始

在时钟上升沿4:
  • Slave检测到主设备发起的操作,发出[ACK_I]
  • Slave在[DAT_O]和[TGD_O()]发出有效的数据

在时钟上升沿5:
  • Master锁存[DAT_I]和[TGD_I()]
  • Master拉低[STB_O]和[CYC_O],结束总线周期


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top