微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 关于工业网络的精密时序问题解析

关于工业网络的精密时序问题解析

时间:12-20 来源:互联网 点击:

精密时序协议(PTP)的目的是在不需要一个单独且昂贵的时序网络的情况下,同步机器上的本地时钟。PTP是一个自下而上协作的协议,其中本地 节点相互通信(通过消息交换)来发现它们中的主时钟并且互相同步。由于PTP在数据网络中工作,交换机、路由器和操作系统都有不同程度的延时,它为“时序 数据包”排列优先级或创建特定的队列,其中包含同步的信息。为了消除操作系统和服务器引入的延迟,协议处理在硬件(FPGA或ASSP)中实现,并对时序 数据包使用硬件时间戳。

  精密时序协议的特性是使用协作的消息交换算法,从时钟计算与主时钟之间的“时间偏移”和“传输延迟”。图4说明了PTP的消息流,以确定“时钟 偏移”和“传输延迟”。由于每个从时钟都要计算两个变量——偏移和延迟——主从时钟需要交换两组消息。首先,主时钟定时地(通常每秒一次)向所有从时钟广 播时间同步数据包。其次,每个从时钟向主时钟发送“延迟请求”消息以确定“传输延迟”。两组消息交换得到两个线性方程,从而确定“从时钟偏移”和“传输延 迟”。  


图4:确定主从时钟之间偏移的机制

  FPGA实现

  实现精密时序协议要求在数据包一到达网络接口卡(NIC)时就进行捕捉并标记时间戳。纳秒级精度的分布式时钟也需要在硬件中以最小变化执行各种 同步步骤。带有SERDES功能的现场可编程门阵列(FPGA)器件,如LatticeECP3FPGA器件提供了众多的优势,实现更接近网络接口的精密 时序协议:

  1.高速串行接口(SERDES),迅速捕捉时序数据包;
  2.灵活和准确的时钟电路(PLL);
  3.精度可以根据系统要求进行调整;
  4.用于存储时序数据包的FIFO队列,可以在FPGA结构中靠近高速I/O模块处实现;
  5.FPGA中的嵌入式硬件或软件处理器,也可以用于实现精密时序协议;
  6.不占用主CPU的外部PTP处理功能;
  7.不断发展的精密时序协议可以在灵活的FPGA平台上实现轻松升级。

  总结

  工业环境中主流以太网网 络的迅速普及需要使用精密时序技术来同步机器和机器人。精密时序协议(IEEE1588)提供了从亚微秒到纳米秒级的同步精度。PTP的软件实现提供了亚 微秒级以上的精度。时间戳和同步算法(PTP V2.0)的硬件实现可提供高达纳秒级的精度。随着通信数据传输速率的增加,所需的时序精度呈指数增长。PTP v2.0能够满足最先进的数控机床的严格时序要求。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top