TMS320 DSP的并行I/O引导装载方法研究
·操作速率达100MIPS;
·具有先进的多总线结构,三条16位数据存储器总线和一条程序存储器总线;
·40位算术逻辑单元(ALU),包括一个40位桶形移位器和两个40位累加器;
·一个17×17乘法器和一个40位专用加法器,允许16位带/不带符号的乘法;
·整合维特比加速器,用于提高维特比编译码的速度;
·单周期正规化及指数译码;
·8个辅助寄存器及一个软件栈,允许使用业界最先进的定点DSP C语言编译器;
·数据/程序寻址空间1M×16bit,内置4K×16bit ROM和16K×16bit RAM;
·内置可编程等待状态发生器、锁相环(PLL)时钟产生器、两个多通道缓冲串行口、一个8位并行与外部处理器通信的HPI口、2个16位定时器以及6通道DMA控制器;
·低功耗,工作电源有3V和1.8V(内核),特别适合电池供电设备.
由此可见,与TMS32054X系列的其它芯片相比,C5402以其独有的高性能、低功耗和低价格特性,使得一推出就受到业内用户的欢迎.但它的内部结构和片内掩模的引导装载(Bootloader)程序与C54X系列的其它DSP处理器[2]有较大的差异,而它的应用对象又大多是要求能脱机运行,如机顶盒(STB)、个人数字助理(PDA)和数字无线通信等内嵌式系统.为此,本文立足我们的实践经验,简单介绍C5402 Bootloader程序分析和实现方法,并较为详细地介绍并行I/O Bootloader方法.
1 几种引导装载方法
C5402片内掩模的Bootloader用于在上电复位时把用户程序从外部引导到高速RAM中,以保证其全速运行.C5402提供了如下四种Bootloader方法:8位或16位并行EPROM方法、8位或16位并行I/O方法、8位或16位串行口方法和处理器通信口(主端口)HPI方法.
上电复位后,C5402检测其MP/MC引脚,如果MP/MC=“0”则进入Bootloader程序.进入Bootloader后,如有INT2请求中断,则进入HPI引导方式,否则则读入端口地址为0FFFFH的I/O端的引导方式选择字(Boot Routine Selection,BRS).当BRS=XXXX00时,进入I/O或串行口引导方式如BRS=XXXX1000时,进入8位I/O引导方式BRS=XXXX1100时,进入16位I/O引导方式,否则则进入串行口引导方式.当BRS=XXXX01时,进入8位EPROM引导方式,BRS=XXXX10时,进入16位EPROM引导方式.
2 C5402片内ROM结构及并行I/O引导装载程序分析
C5402提供了4K×16bit 的掩模ROM,其具体内容见表1.C5402上电复位后,如果MP/MC=“0”则从F800h地址开始运行Bootloader程序.在进入8位并行I/O引导程序以前,C5402与外部I/O要进行一系列的通信联络,其程序框图如图1所示.
以下是8位并行I/O引导程序片段下:
行号 源程序 注 解
(标号) ..
END ;读入用户代码结束
;并转执行用户程序
1 CALL (21) ;调用读数据子程序
2 STL B,61h ;B的内容→61H单元
3 CALL (21) ;调用读数据子程序
4 STL B,61h ;B的内容→62H单元
5 CALL (21) ;调用读数据子程序
6 BC (END), BEQ ;B=0时结束
7 SUB #01h,0,B,B ;B-1→B
8 STLM B,BRC;B→BRC
9 CALL (21) ;调用读数据子程序
10 STL B, 68h ;B的内容→68H单元
11 CALL (21) ;调用读数据子程序
12 ADD 68h,16,B,B ;68H移位后加B→B
13 LD B,0,A ;B→A
14 RPTD (20)-1; 循环15-19
15 CALL (21) ;调用读数据子程序
16 SSBX XF ;XF=1
17 BC (17),BIO;BIO=0则等待
18 WRITA B ;把B的内容写到*A
19 ADD #01h,0,A,A ;A+1→A
20 B (5) ;跳转到标号为5
.
21 SSBX XF ;XF=1
22 BC (22),BIO ;BIO=0则等待
23 RXBX XF ;XF=0
24 BC (24),NBIO ;BIO=1则等待
25 POETR 0000h,B ;读0地址端口→B
26 SFTL B,8,B ;B左移8位→B
27 SSBX XF ;XF=1
28 BC (28),BIO ;BIO=0则等待
29 RXBX XF ;XF=0
30 BC (30),NBIO ;BIO=1则等待
31 PORTR 0000h,68h ;读0地址端口→68
32 ANDM 000ffh,68h ;逻辑与
33 OR 68h,B ;逻辑或后→B
34 RET ;返回
在上述程序中,END标号给出I/O读入操作结束后所转移的入口地址,之后转到61H和62H给出的入口地址执行用户程序.第1~4行读入入口地址;第5~8行读入数据块长度;第9~13行读入数据块首地址;第14~20行读入数据块.为了更好地了解这段程序的工作过程及其原理,图2给出了8位并行I/O Bootloader程序流程图.第21~34行为读数据子程序,在该程序中,利用了XF和BIO信号与外部I/O进行握手联络,其信号时序如图3所示.
![](../img/eep/emb/emb-73368nrkzbjfcpuk.jpg)
![](../img/eep/emb/emb-73369tuf1qdqaprl.jpg)
3 C5402并行I/O引导装载方法的实现
3.1 硬件电路分析
为了满足C5402 DSP 8位并
TIDSP并行IO加 相关文章:
- Windows CE 进程、线程和内存管理(11-09)
- RedHatLinux新手入门教程(5)(11-12)
- uClinux介绍(11-09)
- openwebmailV1.60安装教学(11-12)
- Linux嵌入式系统开发平台选型探讨(11-09)
- Windows CE 进程、线程和内存管理(二)(11-09)