基于SOPC的调制解调器设计

可利用Mega Wizard Plug-Manager创建一个ALTPLL，即可为DM9000A和SDRAM提供合适的时钟信号。原理图文件编辑后，即可进行全编译，生成POF和SOF二进制格式的门级网表文件。

4 系统软件设计

系统主程序首先进行DM9000A的初始化，然后进行中断检测，依据优先级顺序依次响应。主要的中断响应程序有DM9000A接收缓冲区已有数据包时的发送中断响应程序和接收单元缓冲器２中已存有待发送数据时的接收中断响应。

4.1 发送中断响应程序的设计

当DM9000A的RX_SRAM接收到数据包后，会给出中断信号通知处理器读取数据包。此时，中断状态寄存器(ISR)的PR位会给出收到数据包的信号。在发送响应程序设计中，以ISR寄存器的PR位为０为中断触发条件，完成将RX_SRAM的相应数据写入缓冲器1和调制的过程,具体程序流程图如图6所示。

4.2 接收中断响应程序设计

当接收缓冲器2已存入数据达到一定数量时，缓冲器2会通过AVALON_MM Slave 组件产生中断信号，可把此信号作为接收中断程序触发信号。中断信号产生后，响应程序主要完成两项工作：(1)将缓冲器2的数据按帧加入目的和源MAC地址后写入DM9000A的发送缓冲区TX_SRAM; (2)将DM9000A发送缓冲区的数据帧发送给主机。但应注意，当ISR寄存器的PT位为0时，表示数据帧发送完毕，要及时清除该标志位以便发送新的数据帧。接收中断响应程序的信号流程图如图7所示。

实验表明，基于SOPC的调制解调器设计方案，在两相距近8km的主机之间，可靠地实现了双绞线数据传输，较DSL而言，其通信距离有大幅提高。该设计方案为系统设计带来了较大的灵活性和实用性，在实际应用中，可针对不同的环境条件以及需求侧重点的不同，更换调制解调模块，从而灵活地实现各种调制方式。本设计具有整体方案改动量小、开发周期短、资源利用率高等优点。