基于EDMA的FPGA与DSP之间图像高速稳定数据传输的的设计与实现

4 实验结果

DSP提供给FPGA的时钟为100 MHz，传输一幅320×256的图像需要约为0．8 ms。传输速度较快，可以满足图像快速传输以及实时处理的要求。TI的开发平台CCS可以观察存储器中的数据，并把收到的存在存储器中的数据显示成图像，从而可以验证传输的正确性以及稳定性。数据源为模拟图像时，相机拍摄的原始图像和DSP收到的图像如图5和图6所示。

数据源为数字信号时，原始图像为14位数据，TI的仿真平台只能显示8位图像，所以DSP中收到的图像数据只能以高8位进行显示，但会丢掉图像的一些细节，图像整体偏暗。由于系统采用的数字图像由中波红外热像仪采集，由于视场差别，原始图像无法采集。图7为提取高8位图像数据显示的图像。

图5～图7中的图像经过多次传输验证，没有出现错误的图像。说明该系统实现的图像数据传输满足图像实时处理的速度要求以及可靠性要求。

5 结束语

介绍了一种FPGA向DSP的数据传输方法，描述了EDMA的特点以及由其控制的数据传输的实现过程。所介绍的方法在开发的实验平台上，进行了验证。文中介绍了FPGA向DSP的传输，更改EDMA的源地址与目的地址及相关参数可以实现DSP向FPGA的数据传输。