Verilog HDL基础之:数据类型和运算符
Verilog HDL通过对reg型变量建立数组来对存储器建模,用于描述RAM型存储器、ROM存储器和reg文件。数组中的每一个单元通过一个数组索引进行寻址。由于在Verilog语言中没有多维数组存在,因此memory型数据是通过扩展reg型数据的地址范围来生成的。其格式如下:
reg [n-1:0] 存储器名[m-1:0];
或:
reg [n-1:0] 存储器名[m:1];
在这里,reg[n-1:0]定义了存储器中每一个存储单元的大小,即该存储单元是一个n位的寄存器。存储器名后的[m-1:0]或[m:1]则定义了该存储器中有多少个这样的寄存器。最后用分号结束定义语句。下面举例说明:
reg [7:0] mema[255:0]; //定义一个名为mema的256×8的存储器
这个例子定义了一个名为mema的存储器,该存储器有256个8位的存储器。该存储器的地址范围是0~255。需要注意的是,对存储器进行地址索引的表达式必须是常数表达式。
另外,在同一个数据类型声明语句里,可以同时定义存储器型数据和reg型数据。 例如:
parameter wordsize=16, memsize=256; //定义两个参数
reg [wordsize-1:0] mem[memsize-1:0],writereg, readreg; //使用可变参数来定义存储器
尽管memory型数据和reg型数据的定义格式很相似,但要注意其不同之处。如一个由n个1位寄存器构成的存储器组是不同于一个n位的寄存器的,如下所示:
reg [n-1:0] rega; //一个n位的寄存器
reg mema [n-1:0]; //一个由n个1位寄存器构成的存储器组
一个n位的寄存器可以在一条赋值语句里进行赋值,而一个完整的存储器则不行,例如:
rega =0; //合法赋值语句
mema =0; //非法赋值语句
如果想对memory中的存储单元进行读写操作,必须指定该单元在存储器中的地址。下面的写法是正确的。
mema[3]=0; //给memory中的第3个存储单元赋值为0。
进行寻址的地址索引可以是表达式,这样就可以对存储器中的不同单元进行操作。表达式的值可以取决于电路中其他的寄存器的值。例如可以用一个加法计数器来做RAM的地址索引。
常用运算符
Verilog HDL语言的运算符范围很广,其运算符按其功能可分为以下几类。
- 算术运算符:(+,-,×,/,%)。
- 赋值运算符:(=,=)。
- 关系运算符:(>,,>=,=)。
- 逻辑运算符:(,||,!)。
- 条件运算符:(?:)。
- 位运算符:(~,|,^,,^~)。
- 移位运算符:(,>>)。
- 拼接运算符:({ })。
- 其他
在Verilog HDL语言中运算符所带的操作数是不同的,按其所带操作数的个数运算符可分为以下3种。
单目运算符(unary operator):可以带一个操作数,操作数放在运算符的右边。
二目运算符(binary operator):可以带两个操作数,操作数放在运算符的两边。
三目运算符(ternary operator):可以带三个操作数,这三个操作数用三目运算符分隔开。
例如:
clock = ~clock; // ~ 是一个单目取反运算符,clock是操作数。
c = a | b; // | 是一个二目按位或运算符,a 和 b是操作数。
r = s ? t : u; // ?: 是一个三目条件运算符,s,t,u是操作数。
下面对常用的几种运算符进行介绍。
1.基本的算术运算符
在Verilog HDL语言中,算术运算符又称为二进制运算符,共有下面几种。
- +:(加法运算符或正值运算符,如ega+regb、+3)。
- −:(减法运算符或负值运算符,如rega−3、−3)。
- ´:(乘法运算符,如rega´3)。
- /:(除法运算符,如5/3)。
- % :(模运算符或求余运算符,要求%两侧均为整型数据,如7%3的值为1)。
在进行整数除法运算时,结果值要略去小数部分,只取整数部分。而进行取模运算时,结果值的符号位采用模运算式里第一个操作数的符号位,例如:
10%3 1 //余数为1
11%3 2 //余数为2
12%3 0 //余数为0,即无余数
-10%3 -1 //结果取第一个操作数的符号位,所以余数为-1
11%3 2 //结果取第一个操作数的符号位,所以余数为2.
注意 | 在进行算术运算操作时,如果某一个操作数有不确定的值x,则整个结果也为不定值x。 |
2.位运算符
Verilog HDL作为一种硬件描述语言是针对硬件电路而言的。在硬件电路中信号有4种状态值1、0、x和z。在电路中信号进行与或非时,反映在Verilog HDL中则是相应的操作数的位运算。Verilog HDL提供了以下5种位运算符。
- ~ :(取反)
- :(按位与)
- | :(按位或)
- ^ :(按位异或)
- ^~:(按位同或(异或非))
说明:
- 位运算符中除了~是单目运算符以外,均为二目运算符,即要求运算符两侧各有一个操作数。
- 位运算符中的二目运算符要求对两个操作数的相应位进行运算操作。
下面对各运算符分别进行介绍。
“取反”运算符~
~是一个单目运算符
VerilogHDL 华清远见 数据类型 运算符 网络类型变量 相关文章:
- Verilog门电平模型化(06-06)
- VHDL:中文版Verilog HDL简明教程:第3章 Verilog语言要素(06-06)
- VHDL:中文版Verilog HDL简明教程:第2章 HDL指南(06-06)
- VHDL:中文版Verilog HDL简明教程:第1章 简介(06-06)
- VHDL:中文版Verilog HDL简明教程:第3章 Verilog语言要素(续)(06-06)
- 基于Verilog应用(06-06)