10G信号抖动测量的检定分析方法

反射脉冲宽度。

高端示波器的JNF方程式如下：

式中FSj =最大输入范围，所有这些都假设是采用高斯滤波器响应产生的边沿波形。

TIE用于测量JNF，因为它包括信号中的任意相位误差，无论高频、低频、单事件或累积误差。此外，采用实时仪器，TIE方法的基准可成为一个经过计算的理想时钟。如图4所示，采用DPO/DSA实时示波器时，振荡器上的TIE极小，仅为328fs RMS。

　　图4: 实时示波器抖动本底噪声的测量，TIE为328 fs RMS。

影响JNF的另一因素，是抖动噪声的频带将含在结果中。包括抖动在内的所有噪声都有频率分量，波长从几千米到几埃。当测量JNF时，还应考虑所涉及频带上的限制。通常来说，这些值表示最长记录长度和最大取样率上的JNF。

目前市面上性能最好的一款FPGA是数据率为11.3 Gbps的Altera Stratix IV。图5所示的测试报告，根据高性能采样示波器采集的数据生成，当Tj为22.18 ps时Rj仅395 fs。

　　图5: Altera Stratix IV FPGA的抖动分析显示图( 400 fs Rj)