基于DM642的实时多协议转换器设计

尾识别单元将再次使能。帧头帧尾识别管理单元在识别出协议和完成协议提取时，将向总线管理单元产生不同中断。总线发送FIFO由非空变为空，也产生发送完成中断。

3 软件设计
3．1 协议存储、加载方法
为了使上电复位后无需重新加载协议，将协议描述表存储于FLASH中，FLASH的分配方法的存储空间分配方法如图5所示。

8 MB存储空间的前128 KB存储空间用于存储DSP程序，剩余的空间划分为252个32 KB大小的数据块，每个数据块用于存储一条协议的所有信息；每个32 KB大小数据块在划分为512个64 B大小的次级数据块，第1个次级数据块用于存储数据帧描述表，后511个次级数据块存储数据元素的相关信息；64 B存储空间的前32 B用于存储数据元素描述表，后32 B用于存储数据位描述表，同一个数据元素最多支持8个数据位操作。采用这种协议存储方法的好处是，方便了协议的加载及修改，DM642很容易计算出每个数据帧、数据元素、数据位描述表的地址，加快了协议信息的查找，但对存储空间的浪费也比较大。
3．2 DSP程序设计
软件程序调用CCS 2提供实时操作系统DSP／BIOS，DSP／BIOS采用抢先式多任务内核，支持硬件中断、软件中断、任务、后台线程等4种线程，并提了同步机制。在DSP／BIOS下调用NDK的函数库进行TCP／IP协议编程时，需配置EMAC并开启线程监控网络接口，参考文献详细介绍了DSP／BIOS下的TCP／IP协议编程，这里把网络总线视为普通接口。
为了保证系统实时性，需合理使用DSP／BIOS提供的不同类型线程，并协调好各线程间的通信。协议及各总线的配置数据均存储于FLAS-H，也上电后通过以太网在线动态加载至DM642。在主线程中对DM642和FPGA进行初始化配置。硬件中断的实时性最高，监控各总线状态，并根据从FPGA读回的中断信息，生成相应消息并触发软件中断和线程。硬件中断的流程如图6所示，依次扫描各总线中断信息，根据中断信息触发总线异常、接收数据、帧头识别、协议接收完成、发送完成等中断的处理程序。

在接收数据所遵从的传输协议未知时，先触发软件中断识别协议类型，在传输协议已知时，直接触发总线管理线程。任务可以被阻塞和挂起，支持动态内存分配等API函数，对以太网及RS 232等总线建立线程分别建立总线管理线程。各总线管理线程的流程如图7所示，根据触发的消息类型，建立和释放缓冲区，编解码协议，触发数据发送总线，监控总线状态，协调总线发送通道的使用。在识别出传输协议为高优先级协议时，总线管理线程会调用API函数提高自身优先级，以达到抢占CPU的目的，处理完协议后会再次恢复以前的优先级。软件中断优先级低于硬件中断，对堆栈要求小，用于低优先级协议的帧头识别。采用触发跳转至相应处理程序的方法可以加快数据处理，保证高优先级协议的实时性。各级线程都会尽量在等待数据或资源时跳转至阻塞状态，以便释放CPU。

4 结语
本设计采用以下几个方法保证多协议转换实时性：采用高速DSP加快数据处理速度；将协议分为高低优先级，采用FPGA实时识别高优先级协议，大大提高了高优先级协议匹配速度；按地址将协议的帧描述表、数据元素描述表、数据位描述表等信息存储与FLAsH，提高了协议信息的查找效率；使用了DSP／BIOS提供的不同类型线程，并采用触发不同消息的方法跳转线程，提高了数据处理效率，并保证了高优先级协议优先编解码。FPGA识别协议、DM642编解码、线程转换所产生的延时均为微秒级至几十微秒级，因此本设计在一定程度上可以保证对高优先级协议单个数据元素的编解码延时小于1 ms，但在支持协议的通用性上可以进一步研究。