获得信号完整性的测量技术

　　传统的传输线集总元件模型导致了另一件事情：该模型是一串电感，其间用电容并联接地。电容与电感之比决定了特性阻抗的准确值，例如，50Ω、75Ω或300Ω。物理学证明，空中的一根线有电感，所以只要有一个电流流经这根线，就会产生一个满足高斯定律的磁场：如果在一个任意闭合数学表面内的空间有一个净电荷 Q，则通过其

表面的电通量Φ为 Q/eo。

　　设想空间中的一根线，它提供传输线集总元件模型中看到的分布电感。现在，假设使这根线在空间中靠近地平面或基准平面。这种接近使模型产生了集总电容。似乎将线靠近平面应当能减小阻抗，因为电容增加了。同样，若一根 PCB 走线在接地层上方有一个粗点，则也会增加电容，减小沿该点的阻抗。一个过孔表现为一个小电容，它与接地层耦合，降低阻抗。反之，一根小跳线（如接头金手指）会离开电路板面和接地层，因此减小了分布电容，增加了沿这段传输线的阻抗。采用 TDR 测量时，可以在 PCB 走线上放上自己的一根手指或一个金属工具，并直接在示波器屏幕上查看阻抗变化情况（像增加电容一样）。

　　TDR理论表明，脉冲上升时间越快，仪器能分辨的特征越小。过去简单的电缆测试仪有纳秒级的上升时间。而今天的 TDR 仪器可以检查短路电缆和 PCB 走线、连接器阻抗，以及 IC 封装阻抗。因此，它们需要的上升时间为 10 ps~30 ps 量级。这些快速脉冲需要一台高速示波器来记录反射与传输。高分辨率 TDR 测量的极速需求使 TDR 模块几乎总是相对低采样速率的采样（或等效时间）示波器的组成部分。这些设备前端中的高速模拟放大器支持的带宽远远高于最好的实时示波器。
示波器中的触发器电路会在每次触发事件后，略微移动设备的采集点（图 5）。这种技术可以在屏幕上显示每个触发事件的一组摆动采样时，“画”出快速波形。不过，采样示波器只能用于重复的波形。每次扫描都不同的视频、雷达或手机信号只会显示为一团模糊。这一限制在 TDR 测试时不是问题，因为脉冲都是重复波形，可以连续送入测试电路，使采样示波器有时间建立起波形图。

　　Dima Smolyansky 是 Tektronix 产品营销经理，也是 EDN 的特约撰稿人，他表示：“采样示波器最初是开发用于解决实时示波器不能满足的带宽需求。”更多观点可见他的文章“TDR 与 S 参数测量：你需要多高的性能？”他说：“实时示波器是在10GHz~20GHz范围内，而采样示波器可以给你更宽的带宽，达70GHz以上。采样示波器在时域上更加准确，与实时示波器相比，相同带宽下它是一个低成本的方案。”

　　设计考虑

　　系统级工程师更喜欢呆在时域中，而不是RF与模拟IC设计者喜欢的频域。系统级工程师把TDR看作一种探索高速电路性能的更自然和更直观的方法。反之，TDR的频域等效参数是散射参数，或S参数。一个优秀的理论团体描述了两种测量技术的信息等效性（参考文献6）。你可以在频域中，用VNA（矢量网络分析仪）直接测量S参数，即用一个固定波幅的正弦波扫进一个电路，同时记录反射与传输信号的波幅与相位。知道了这些 S 参数的相位与波幅，就可以确定电路的特性，频带宽度与VNA可以扫描的示波器相当。VNA有宽的动态范围（或信噪比SNR），以及与示波器合作扫描的窄带滤波器；因此，它们可以抑制大多数带外噪声。与之相反，必须用宽带示波器完成TDR测量，因此它也具有所有宽带电路表现出的特性，即有较高的有效噪声本底。

　　RF 和微波工程师喜欢 VNA 上的 S 参数，这有几个原因：其一是它们的动态范围，可以达到 130 dB。另外，RF 工程师经常需要了解电路的稳态性能。他们假设电路中的振荡器正在运行，并且一个相对窄的频段（如 1900 MHz 的手机频率）正在通过系统。另一方面，关心信号完整性的工程师必须注意整个频谱。他们需要了解在电缆或走线上出现一个直流电压后，自己的系统对一串脉冲如何反应。这种情况使人们更青睐于使用 TDR 测量。设计 PLL（锁相环）的工程师有两个问题：他们必须在回路运行时确定其工作特性，并且他们还有时域问题，即必须在数毫秒以后观察回路锁定情况。这个问题可能代表着数百万或数亿个循环的主要工作频率，并使PLL的开发工作面临特殊的挑战。这些问题使PLL的设计、仿真与测试成为令人畏惧的任务（参考文献 7）。

工程师应该留意一些警告，虽然 S 参数在频域和 TDR 在时域有数学等效性。时域与频域之间存在 FFT（快速付利叶变换）和反向 FFT 的重要计算法，经常涉及因果律和无源性（参考文献8）。当计算未考虑到过渡时间以及其它导致时域问题的延迟时，就会出现因果问题。