PCIE3.0的发射机物理层测试

虑Breakout通道带来的衰减，即要通过去嵌的方法将Breakout通道的影响消除掉，需要事先提供Breakout的S参数。下图为力科(LeCroy)及自动化测试软件QPHY-PCIE3.0的Vtx-eieos-rs/fs limits的测试结果：

4、8GT/s一致性眼图测试(Compliance Eye 8GT/s，Test 1.4)

该项测试的目的是验证被测系统的信号眼图的眼高和眼宽等是否满足CEM规范的要求。使用的码型为128B/130B编码格式的一致性测试码型(compliance pattern)。由于Tx发送端波形有11种preset，CEM规范要求只要有一种preset码型(可选择一种最好的码型)通过即可，可以任意选择preset等于1或者7或者8的码型进行测试，如果三种preset所对应的码型都不能够通过，那么则需要继续测量余下的其它preset对应的码型，直到有通过为止，否则需要将所有的preset对应的码型都测完以确定眼图测试是否通过。规范要求示波器一次至少采集约1.5M个UIs(比特位)进行测试，如果示波器采样率设置为40GS/s，则需要采集约8M个数据点进行测试。

测试点选择在TP1，测试要求使用接收端的均衡设置，即需要打开CTLE和DFE，在力科示波器中可使用眼图医生EyedoctorII来实现CTLE和DFE均衡以及串行数据分析软件SDAIII来做眼图测试。

由于规范也建议使用Intel的Sigtest软件来实现CTLE、DFE以及眼图测试功能，在力科示波器已经集成了Intel的Sigtest软件，可和力科的Qualify软件一起实现所有项目的自动化测试并自动出多种格式的报告。

5、8GT/s抖动参数测试(8GT/s Tx Jitter Parameters，Test 1.5)

抖动测试是高速串行信号的必测项目。该项测试就是测量PCIE GEN3在8Gb/s时的抖动。测试码型选择最优化后的128B/130B编码格式的一致性测试码型(compliance pattern)。测试点选择在TP1，Breakout通道的影响需要消除掉(De-embedding);测试时需要所有通道都有输出;对Breakout通道进行去嵌时，需要设置截止带宽在8GHz-12GHz范围内(或者限制最大的boost值)，因为去嵌可能会放大噪声。

PCIE GEN3需要测试抖动参数有：

Ttx-ddj：最大数据相关性抖动减去最小数据相关性抖动的绝对值，DDJ(max)-DDJ(min);Ttx-utj：数据不相关的总体抖动，基于Q-Scale曲线定义得到。

Ttx-udjdd：数据不相关的固有抖动，基于Q-Scale曲线定义得到。

Ttx-upw-tj：数据不相关的总体脉冲宽度抖动。

Ttx-upw-djdd：数据不相关的固有脉冲宽度抖动。

上述抖动参数的详细定义可参考：PCI_Express_Base_r3.0的4.3.3.10.5-4.3.3.10.7.如下图为力科示波器测得结果：

6、8GT/s发送端信号通用参数测试(UI，Vtx-cm-ac-pp，Vtx-dc-cm，Ltx-Skew,Test 1.7)

该项目测试为发送端信号的通用参数测试，一个是UI即位率测试，该项测试需要将SSC关闭;另外两个分别是Vtx-cm-ac-pp，即两个差分信号之和的一半的峰峰值， Vtx-dc-cm，即直流共模电压，这两个参数需要测试数据量至少1M个UI，测试位置选择在Tx端芯片管脚上，可通过在TP1位置测试，对Breakout通道进行去嵌达到;Ltx-Skew为一个link中的两个链路之间的时间偏移。如下图为力科示波器测试结果。