关于示波器的存储深度

公司才解决这个技术瓶颈。现在K公司的低带宽示波器的所有系列中，存储深度指标一直不能突破每通道2Mpts，我猜想它可能采用的还是老款芯片。

对于高端示波器，存储器芯片一直是核心技术，对于里面的技术细节笔者知之甚少。示波器中的ADC速率太快，普通的存储介质根本来不及在这么短的时间内“吞吐”那么大量的数据量。

还是用具体的数字来理解高速ADC的超大数据量对存储器“吞吐量”提出的要求。譬如ADC的采样率是20GS/s，也就是说每秒钟要采样20G个点，而每个点是由8个0和1组成。如果ADC的输出是完全按照串行数据的传输到存储器中，那么传输速率就是160Gbps。这是什么概念？ 现在的PCI-Express 3.0的速率是 8Gbps，最高速的高速芯片在单板上传输速率能达到25Gbps，但还不成熟，也没有用到示波器上。高速ADC的采样点怎么传输到存储器中，这是一个难题! 其实这么高速的ADC也不可能是单芯片设计的，内部是由很多2.5GS/s或1.25GS/s，250MS/s的“小的”ADC“交织拼接”实现的。既然不完全是串行的方式实现，采用并行传输之后，传输到存储器的数据又怎么校准、对齐，再通过触发机制规整地显示到示波器屏幕上呢？ 这是示波器厂商的一点点小秘密。示波器发展到今天这方面门槛谈不上多高,但还是有那么一点点的。

大家可能又会问另外一个问题，存储器的数据又是怎么传输CPU中被分析、被显示呢? 这也是一个问题，这问题涉及到示波器的数据处理的架构。随着示波器技术的发展，目前存在的两种架构，一种是基于PC平台的，另外一种是嵌入式的，主要是基于FPGA实现的。随着DDR内存速率的提高和FPGA计算能力的增强，现在基于FPGA计算平台的存储器芯片已经不再神秘，多是采用工业上的DDR内存颗粒了，因此存储深度这个指标，在不顾及存储的采样点是否真的被显示、被分析的情况下，可以做得特别大了。但往往真实情况是，虽然存储深度很高，但显示的采样点数和分析的采样点数可能只有千分之几，这主要取决于FPGA的“计算资源”或者说取决于成本，换句话说，取决于示波器产品的定义了。当然在不顾及成本的情况下，可以向外行人吹嘘一下是算法的优势。在这类产品中，在屏幕上看到的波形对应的存储深度并不等于采样率乘以采样时间，这有时侯确是让人很纠结的。

3，存储深度和采样率的关系
存储深度=采样率*采样时间。笔者一直执着地将它称为示波器中的第一关系式，因为很多工程师在使用示波器过程中因为忘记这个关系式而产生错误。如图2为中国首款智能示波器SDS3000的显示界面。右下方红色方框中，右边两个数值50MS/s和20ms/div相乘，再乘以10，就等于左边的数10MS。当前采样率为50MS/s，当前时基为20ms/div，因为水平轴是10格（有些示波器是12格或14格），因此采样时间为200ms, 50MS/s * 200ms = 10MS。就是说以50MS/s的采样率捕获200ms的波形，需要示波器的存储幅度是10MS。这和水缸里面注水是一个概念，如果“水龙头”的流速是每秒5千万（50M）滴水，那么持续向“水缸”注水200ms，水缸中就有了1千万（10M）滴水了。 就是这么简单的乘积关系。

图2 鼎阳科技SDS3000的显示界面

这个第一关系式被示波器厂商用很多美妙的比喻来强化。其中最经典的一个比方和“蒙娜丽莎那迷人的微笑”有关：当存储深度太低的时候，也就相当于数码相机的像素太低，拍摄这个名画的照片就无法生动复现蒙娜丽莎那迷人的微笑，但是却能够逼真地拍摄出蒙娜丽莎那俏丽的鼻子，因为拍摄迷人的微笑需要拍摄完整的面部，需要更高的像素，而鼻子只是局部，像素的要求并不高。

图3的示意图也清晰地演绎了这个关系式的重要性。第一个图形表明在采样率足够的前提下观察多个周期的样本，需要的存储深度深度很长，图示中需要36个采样点。第二个图形采样率依然保持不变，但存储深度变小，只有9个采样点，因此只能采样一个周期多点的波形。第三个波形仍然是存储深度很小，只有9个采样点，但仍然要采样和第一个图形一样多个周期的波形，其结果是采样率变小，测量得到的波形就会失真。

图3 采样率和存储深度之间关系的演绎

　　
4，最大存储深度，当前设置的最大存储深度，存储深度的叠加使用，可显示的存储深度，可分析存储深度，每台示波器标配的最大存储深度和加了选件之后的最大存储深度可能不一样。 每台示波器的最大存储深度受到物理介质限制。 已经购买的示波器最大存储深度需要在菜单中设置。示波器厂商为了追求操作体验，出厂默认的存储深度往往并不是这台示波器可达到的最大存储深度。