全面认识逻辑分析仪（下）

逻辑分析仪实时采集内存中存储的数据，可以用于各种显示和分析模式。一旦信息被存储在系统中，它可以以多种格式查看，从定时波形直到与源代码相关的指令助记符。

波形显示画面是一种多通道详细视图，允许用户查看捕获的所有信号的时间关系，在很大程度上与示波器的显示画面类似。它通常用于定时分析，特别适合：

• 诊断SUT硬件中的定时问题。

• 把记录的结果与仿真器输出或产品技术资料中的定时图进行对比，检验硬件是否正确运行。

• 测量与硬件定时有关的特点，包括争用条件、传播时延、没有脉冲或有脉冲。

分析毛刺

列表显示画面以用户可以选择的字母数字方式提供状态信息。列表中的数据值是从整个总线捕获的样点得来的，可以用十六进制或其它格式表示。想象一下经过总线上所有波形取一条垂直“分片”。经过4位总线的分片表示实时采集内存中存储的一个样点。如图5所示，阴影分片中的数字是逻辑分析仪将显示的数字，一般采用十六进制形式。列表显示画面的目的是显示SUT的状态，允许您以SUT看到的方式查看信息。

5.在外部时钟信号启用采集时，状态采集在总线中捕获一“片”数据。

[图示内容：]

State=011 binary=7 hexadecimal: 状态=011二进制值=7十六进制值

状态数据以多种格式显示。实时指令轨迹反汇编每个总线事务，确定在总线中具体读取哪些指令。它在逻辑分析仪显示屏上沿着相关地址放置相应的指令助记符。

还有一个画面是源代码调试画面，通过把源代码与指令轨迹历史关联起来，提高调试工作效率。它可以即时查看指令执行时的实际工作状况。源代码画面可以与实时指令轨迹相关。

在特定处理器配套软件包的协助下，状态分析可以以助记符的方式显示。您可以更简便地调试SUT中的软件问题。在配备这些知识后，您可以进入比较低级的状态显示(如十六进制显示)，或进入定时图显示，追踪错误来源。

自动测量功能可以在逻辑分析仪采集数据上执行完善的测量。有大量的类似示波器测量可供选择，如频率、周期、脉宽、占空比和边沿数量。自动测量功能迅速提供超大样点容量的测量结果，实现快速全面的结果。

下面两种使用环境说明了可以怎样使用逻辑分析仪，解决常见的测量问题。

捕获建立时间或保持时间违规

建立时间是指在把输入数据位移到器件中的时钟边沿前输入数据必须有效、稳定的最短时间。保持时间是指在时钟边沿发生后数据必须有效稳定的最短时间。数字器件制造商会指明建立时间和保持时间参数，工程师必须特别注意，确保设计不要违反技术数据。

但是，当今容限越来越紧张，广泛采用更快的部件以推动更高的吞吐量，使得建立时间和保持时间违规日益常见。近年来，建立时间和保持时间要求已经缩窄到对大多数传统通用逻辑分析仪很难检测和捕获事件的程度。唯一真正的解决方案是采用纳秒级采样分辨率的逻辑分析仪。

下面的实例使用同步采集模式，依赖外部时钟信号驱动采样。不管是哪种模式，逻辑分析仪都可以在触发点周围提供高分辨率样点数据缓冲。在这种情况下，DUT是一种拥有单一输出的“D”触发装置，但这一实例也适用于拥有数百个输出的器件。

在本例中，DUT本身提供外部时钟信号，控制着同步采集。可以使用逻辑分析仪拖放触发功能，创建建立时间和保持时间触发。这种模式可以定义建立时间和保持时间违规参数(图6)。可以使用设置窗口中的其它子菜单，提炼信号定义的其它方面，包括逻辑条件及正向项或负向项。

6.可以定义建立时间和保持时间违规事件参数，创建触发。

在测试运行时，逻辑分析仪实际评估时钟的每个上升沿，确定建立时间或保持时间违规。它监测数百万个事件，只捕获未能满足建立时间或保持时间要求的事件。图7显示了得到的显示画面。这里，建立时间为2.375 ns，远远低于规定的限制10 ns。

7.在逻辑分析仪评估时钟的每个上升沿以后，它显示建立时间和保持时间违规。

信号完整性

直观观测和测量信号是发现与信号完整性有关的问题的唯一途径。在极大程度上，人们在几乎任何电气工程实验室中熟悉的相同仪器都是用来测量信号完整性的。这些仪器包括逻辑分析仪和示波器，以及完善基本工具箱的探头和应用软件。此外，可以使用信号源，提供失真的信号，进行压力测试，评估新器件和新系统。

在调试数字信号完整性问题时，特别是在拥有大量总线、输入和输出的复杂系统中，逻辑分析仪是第一条防线。它提供了高通道数量、深内存和高级触发，从多个测试点采集数字信号，然后以相干方式显示信息。由于它是一种数字仪器，