32GHz带宽实时示波器技术揭秘（六）

路模块的前置放大器、触发芯片，最后从该模块中的Sampler芯片中输出，信号经由磷化铟缓冲晶片（如图3所示），再直接驱动模数转换器的输入电容，模数转换器的80个Slices，每一个Slice由几部分组成，包括输入跟踪和保持（图2中的T/H）、将电压转换成电流的跨导（transconductor，图2中的V/I），顺序延迟采样模数转换器（基数改良的电流模式）和基数转换器（Radixconverter）。1GHz时钟驱动一个延迟锁相回路、内插器、分频器以生成80路250MHz的时钟，相邻250MHz时钟间的延迟是50ps，延迟锁相回路产生5个差分时钟相位，内插器用来产生20个单端相位。

图2 磷化铟示波器内部每个20GSa/s的结构原理图，除CMOS模数转换芯片外，里面还有一个缓冲芯片

模数转换模块中的磷化铟缓冲芯片的主要作用是在驱动CMOS模数转换器的输入电容时，提供50欧姆匹配终端，缓冲芯片和CMOS模数转换器之间用键合线相连，这样做的关键好处是让增益响应在整个频率范围内保持平坦。

图3 简化了的磷化铟缓冲芯片电路原理图

图3是简化了的缓冲芯片电路原理图（本文所有原理图都是简化的），差分输入信号的终端电阻有固定电阻和可变电阻组合而成，可变电阻用的是工作在线性区的FET管，其寄生参数效应，被考虑进L-C-L传输线设计中，传输线包括键合线、焊盘、晶体管输入电容和片上电感。

在CMOS模数转换芯片中，80路跟踪/保持电路直接和输入焊盘相连，每个差分跟踪/保持电路是一对NMOS FET pass-gate门电路，后面连接的是驱动电路模式顺序延迟模数转换的跨导多级电路。每个顺序延迟模数转换器，使用基数是1.6的12级跨导以改进对失配误差的容忍度，基数转换器会把12位的基数是1.6数据转换成2进制数据，基数转换器中系数寄存器由校准软件程控，以纠正顺序延迟电路中每一级的误差。

图4 顺序延迟采样模数转换12级电路中的一级

图4是12级跨导电路的其中一级的简化原理图，输入电流进入一对镜像1.6x电流电路，比较器感知输入信号极性并致使一位（1b）DAC电流从输出电流中被加上或减去。这种顺序延迟电路设计有3个优点：

1. 低功耗：每个Slice是57mW，包括跨导、基数转换器

2. 面积小：每个Slice占用0.12mm

3. CMOS兼容：不需要线性电阻或电容来维持并行结构

图5给出示波器中使用的模数转换器内部架构发展历史，今天所有示波器厂家采用的模数转换器技术都是基于flash转换，并行输出的技术。如图中红色圆圈所示，安捷伦最后一波使用该技术在当时的高性能示波器上是在1997年，首次采用顺序延迟采样模数转换器是2001年，那时的模数转换器是4GSa/s，内部有32个slices ，每个Slice的采样率是125 MSa/s ，把该 转换器也用到了低端的产品中。到了2005年，安捷伦推出20GSa/s的模数转换器，内部有80个slices ，每个Slice的采样率是250 MSa/s 。2008年，安捷伦重新设计了该模数转换器的外部接口，让其输出80路串行信号，每一路是2 Gb/s。2010年推出的磷化铟示波器，将采样头从剥离出来单独设计并和前置放大器等芯片一起封装到一个三维电路模块中。

图5 示波器中的模数转换器内部架构的发展历史

这里，我想说的其实不是安捷伦科技的模数转换器技术发展曲线，而是强调安捷伦的模数转换器技术采用了完全不同的思路，供国内相关的研发工作者借鉴。实际上，安捷伦科技的模数转换器在Slices这个级别一点都不快，这也意味着，安捷伦可以做出更快的单晶片模数转换器，因为仍有空间增加内部Slices的数量，以及提高每个Slice的采样率，输出串行链路的数量，每个串行输出链路的速度；反过来说，也可以将每个Slice的采样率降低，采样率降低再配合其它技术，就有机会将模数转换器的垂直分辨率提高，比如从8位提高到10位甚至12位，技术和经验储备已经有了，何时推出，主要取决于市场需求和竞争态势。无论是提高模数转换器的垂直分辨率还是采样率，都有机会改变业界游戏规则，这正是安捷伦维持技术领先的策略重点所在。

图6 模数转换器采集到数据后的后续数据硬件加速处理电路（MegaZoom芯片）

90000系列示波器的存储深度可以达到每通道2G点（其实可以到4G点），这样大的数据量，要保证仪器的响应速度很快，没有专门的硬件技术是很困难的。图6给出的是专门用来加速大数据量处理的 MegaZoom专用芯片，内部CMOS电路部分由6百万门电路组成，来自模数转换器的80路串行输出信号直接进入该内存控制器的并行内存系统，该专用芯片提供硬件加速支持对深存储数据的快速响应，也就是有名的MegaZoom 快响应深存储技术。在读操作中，每秒钟等效指令数达2000