电源噪声测量的挑战及解决之道
电源噪声与PDN
在通信、计算机产品中,不论是CPU、GPU、FPGA、DDR3,其芯片内部都有成千上万的晶体管,芯片内不同功能的电路有不同电源,比如核心电路的电源VCore、输入输出缓冲(IO Buffer)的电源、内部时钟或PLL的电源等等,这些电源都来自于单板的上直流稳压电源模块。
下图1为某芯片的电源分布网络(Power Distribution Network,简称PDN)示意图,芯片的供电环路从稳压模块VRM(Voltage Regulator Module)开始,经过PCB上电源地网络、芯片的ball引脚、芯片封装的电源地网络,最后到达IC上的硅片。
当芯片上各种功能电路同时工作时,稳压电源模块VRM无法实时响应负载对于电流需求的快速变化,芯片上的电源电压发生跌落,从而产生电源噪声,为了保证输出电压的稳定,需要在封装、PCB上使用去耦电容和合理的电源平面与地平面对。从目前电源完整性分析的角度看,业内普遍认为在PCB上可以处理到几百兆赫兹PI问题,更高频率的电源完整性问题需要在芯片和封装设计时解决。原因在于:
l,在板级PI设计时,需使用容值较小、等效串联电感(ESL)较小的陶瓷电容来去耦,比如0603封装的0.1uf、10nf电容,但是电容的PWR/GND布线、过孔带来的寄生电感会增大电感,使去耦电容的有效工作频率降低,很难超越几百MHz;
2,即使板级PI设计能解决GHZ的PI问题,电源的电流还需经过芯片焊接到PCB的ball、封装上的电源/地平面,到达用电的晶体管还有较长的距离,效果不大。PI设计时把高于几百MHz的去耦放到了芯片和封装上,PCB上解决kHz – 几百MHz的去耦问题。
因此,对于板级的电源噪声测试,使用带宽500M以上的示波器足够了。由于篇幅有限,关于芯片级PI和板级PI设计、去耦电容选择等,建议查阅电源完整性书籍。
电源噪声(Power Noise)与电源纹波(Power Ripple)
电源噪声与纹波是工程师经常遇到且容易混淆的两个概念,尽管是非常普及的测试项目,但是还没有国际协会和标准组织定义如何测量DC电源的电源纹波和噪声。如下图2所示为直流电源输出部位测量到的纹波和噪声示意图,蓝色波形为纹波,红色波形为噪声,通常纹波的频率为开关频率的基波和谐波,而噪声的频率成分高于纹波,是由板上芯片高速I/O的开关切换产生的瞬态电流、供电网络的寄生电感、电源平面和地平面之间的电磁场辐射等多种因素产生的。近年来,业界已逐渐统一认识,认为在PDN的source端(VRM)测量的是电源输出的纹波,而在sink端(芯片)测量的是电源噪声。
对于电源纹波的测量,业界常用示波器限制20M带宽后,测量的DC电源输出的波形峰峰值即为电源纹波。建议在以下几种情况时测量电源纹波(带宽限定为20MHz):
1,电源芯片厂商的数据手册规定时
2,测量AC-DC电源时,比如ATX电源的输出
3,测量稳压电源模块输出时
4,测量直流参数时,或板上电路工作速率很低时
从PI的角度来看,无论是线性LDO电源、还是开关电源,都只能提供低频段(kHz-MHz)的稳定电源输出,电源的高频部分是依靠PCB、封装以及芯片内具有快速充电、放电功能的电容来实现的。当板上芯片工作速率在几十MHz以上时,必须测量电源噪声,探测点尽量要靠近待测试芯片的电源引脚。
电源噪声测量的几大挑战
由于低电压电源的噪声要求越来越严格,比如JEDEC规范中规定了DDR3的VREF的电源噪声在+/-1%VDD以内(如上图2),1.5V x 1% = 15mV,即电源噪声的峰峰值不大于30mV;而Xilinx的Virtex-7 FPGA要求电源供电在10kHz-80MHz范围内电压变化峰峰值不超过10mV。测量这类噪声较小的电源非常具有挑战,而以下几点会影响到电源噪声测量的准确性:
1,示波器的底噪和量化误差
2,使用衰减因
电源噪声噪声测试电源完整 相关文章:
- 频宽、取样速率及奈奎斯特定理(09-14)
- 为什么要进行信号调理?(09-30)
- IEEE802.16-2004 WiMAX物理层操作和测量(09-16)
- 为任意波形发生器增加价值(10-27)
- 基于PCI 总线的高速数据采集系统(09-30)
- 泰克全新VM6000视频测试仪助力数字电视等产品测试 (10-06)