高频交流环节AC/AC变频变换系统基准正弦电路研究

式中：i=0，1，2，3，4……224；225为FFH对应的十进制数。
锁相环输出的时钟信号输入到地址发生器4040，4040顺序扫描存入EPROM中的数据表，则代表正弦波幅值的8位二进制数被送到DAC0832，将数字量转换成模拟量输出。周而复始，产生一串阶梯正弦波形。由于DAC0832为电流型器件，因此，必须与运算放大器连接，构成D／A转换器。

3 关键电路参数设计
锁相环CD4046B是整个电路关键器件之一，其锁定范围和外围电阻R4、R5和电容C4有很大关系。R3和C3构成了锁相环CD4046B的外接低通滤波器。
3.1 CD4046B的外接电阻R4、R5和外接电容C4的设计
当无须R5的补偿，即R5为无穷大时，锁相环的输出频率范围从零到最高输出频率fomax，且

此时fomin=0。在特定的使用状态下，若要限制锁相环的输出频率范围，可通过R5的补偿作用来实现。锁相环输出频率fo的估算式为

式中： V1为锁相环压控振荡器的输入信号(即CD4046脚9的电平)，其幅值正比于基准电压方波信号和锁相环比较信号之间的相位差；VGS和VTP分别为锁相环内部MOS管的栅一源极压降和栅极的开启阈值电平；VD为锁相环工作电压。
因为本电路要求锁相环的输出频率经过450分频后为400Hz，即锁相环必须锁定在180000Hz附近，故可取R4=10kΩ，R5=∞，C4=1000pF。
3.2 CD4046B低通滤波器R3、C3的设计
适当选择R3和C3，对改善环路捕捉性能及工作稳定性很有作用。若取较大的时间常数R3C3，则会使环路跟踪较快变化的输入频率时引起过度的延迟；若取较小的时间常数R3C3，则会使环路跟踪快速变化的输入信号时，引起锁相环输出频率的反常变化。综合考虑，选择R3=100kΩ，C3=2μF。

4 基准正弦电路设计实例与试验
与电网电压8倍频信号同步的基准正弦电路设计实例：输入电压=220(110％)V 50Hz，基准输出电压=0~15V(峰值)400Hz，锁相环芯片CD4046B，地址发生器4040，EPROM27C64，数模转换芯片DAC0832，分频器4520及40175，单稳态触发器4528，C1=C2=100nF，C3=2μF，c3=1000nF。R1及R2用电位器504，R3=100kΩ，R4=10kΩ。R5=∞，R6=R7=R8=150kΩ。
设计并研制成功的与电网电压8倍频信号同步的基准正弦电路试验结果，如图5所示。由图5可见，该基准正弦电路具有输出电压与电网电压8倍频信号同步、THD小、幅值可调但不受电网电压波动的影响等优点。试验结果与理论分析一致。

5 结语
1)高频交流环节AC／AC变频变换系统基准正弦电压必须与电网电压的n倍频或n分频信号同步。
2)与电网电压n倍频或n分频信号同步的基准正弦电路，由电网电压取样和正弦波／方波转换电路、倍频或分频电路、时钟信号产生电路、相位同步电路、正弦波幅值和极性控制电路、正弦波产生电路等6个部分构成。
3)该基准正弦电路具有与电网电压n倍频或n分频同步、THD小、幅值可调但不受电网电压波动的影响、简单实用、价格低廉等优点。
4)试验结果与理论分析一致。