外形似集成电路的完整 DC/DC 解决方案为基于 FPGA 的系统带来切实益处

FPGA工艺尺寸的进步和更加灵活的设计配置、以及基于FPGA的系统取得的进步已经使FPGA制造商充满信心地进入了以前由微处理器和ASIC供应商垄断的市场。最近，Xilinx的VirtexTM和Altera的Stratix产品系列分别推出了新器件，进一步缩小了性能差距，再次提高了性能标准。尽管这些器件的通用和可配置性吸引了系统设计师，但是控制这些器件内部工作方式的设计规则及其外部接口协议的复杂性导致需要广泛的培训、基准设计评估、设计仿真和验证。因此，FPGA供应商提供了详尽的硬件和固件支持，旨在帮助系统设计师应对数字领域中的全新挑战。然而，模拟领域(特别是用于内核、I/O、存储器、时钟及其它电源轨的DC/DC转换器)中难解的复杂性则需要新型解决方案。现在，是DC/DC制造商提高自己产品性能标准的时候了。
 
图 1  像线性稳压器一样简单：一个 DC/DC 微型模块稳压器就是一个密封的表面贴装解决方案，具有电感器、MOSFET、DC/DC 稳压器和补偿电路

管理多个电压轨

较旧的FPGA需要两个或3个电源轨。现在，有些高端多核器件需要多达7个轨，兼有3.3V旧的电源轨和新近出现并从2.8V直至1.0V或更低的较低电压轨。此外，还兼有为存储器、网络处理器、图形处理器、数摸或模数转换器以及运算放大器和射频集成电路等非FPGA器件提供的其它电压轨。

确保具有多个电压轨的系统“清楚”启动、电压轨相互之间没有任何冲突是具有排序和跟踪功能的DC/DC稳压器的关键任务。简言之，每个稳压器必须能够跟踪其它稳压器的输出电压。好消息是，从几年前开始，FPGA就不需要对其电压轨进行任何排序了。但是仍然要求系统中不同部分的几个电压顺序斜坡上升或斜坡下降，以防止电压轨变化太快或太慢时可能出现锁断。

过去，电源轨的跟踪和排序由单独的电源管理集成电路完成。今天，设计师要求排序和跟踪功能嵌入到稳压器中，尤其是稳压器必须放置在系统中不同的角落时，更是这样。

调节低Vt和极快的大电流I/O

在基于FPGA的应用中，快速I/O节点常常需要最高功率。1.8V至2.5VI/O电压产生数十安培的负载电流是非常常见的。非常高端的系统需要40A至80A的I/O设计。

由于电路板设计的逻辑学原因，DC/DC稳压器不得不布设在远离其负载的地方，并需要在其输出至调节点之间采用一根很长的PCB印制线。在大负载电流时，印刷电路板走线引入电压误差，大小等于负载电流(I)乘以这段走线的阻抗(R)。这个I×R电压误差成了较大的问题，因为负载电压一直在下降，而负载电流一直在上升。例如，对一个3.3V轨，200mV的I×R压降产生6%的误差，而对一个1.2V轨，则引入17%的误差。因此，尽管DC/DC稳压器可以设置为调节1.2V输出，但是由于I×R压降，负载将仅得到1.0V。

采用今天的90nm和65nm工艺时，Vt和FPGA的性能取决于电源轨的精确度，17%的误差可能非常容易使性能降低。例如，Vt中出现100mV的偏差可能导致漏电流扩大10倍或更多。
 
图 2  一个 4 输出 103W DC/DC 系统可以放进这个纤巧的空间中(每个 LTM4601 微型模块 DC/DC 转换器都包含一个电感器、MOSFET、旁路电容器等)

只有负载非常接近稳压器输出时，标准DC/DC稳压器才能实现精确调节。它无法补偿I×R压降。误差校正必须借助远端检测放大器进行。用差分远端负载检测可以实现最严格的调节，这需要一个精确的运算放大器和精确电阻。一个放置在负载处的理想稳压器即使在-40℃至85℃的温度范围内也应该提供高于±1.5%的调节准确度。这样的准确度对于3.3V电源轨而言也许无关紧要，因为这时数字集成电路可以容许±0.5V的变化，但是具有1.8V、1.0V或0.9V电源轨的90nm或65nm器件将需要更高的准确度。

用户一旦设定了稳压器输出电压，差分远端检测就通过在宽负载电流范围内补偿印刷电路板走线上的I×R压降，自动调节负载点处的稳定电压。结果，系统在备用模式或在负载电流和I×R压降都为峰值的全速工作状态时，调节都非常准确。

降低对电压纹波噪声和电容器的要求

在非便携式应用中，由于所需的电压降低，而所需电流提高，因此在选择DC/DC稳压器时，热量和工作效率成了更重要的因素。在便携式应用中，尽管每轨负载电流较低，但是工作和备用效率在节省电池能量、简化便携式产品热量管理方面仍然发挥着重要作用。

与线性稳压器相比，无论是便携式还是非便携式应用，开关模式DC/DC稳压器都可组成较高性能的解决方案，尤其是需要大功率时更是这样。例如，一个用3.3V输入电源、以90%效率提供1.2V/5A输出的开关