叠栅MOSFETs的结构设计与研究

摘要：通过分析设计，提出了一种新型结构的叠栅MOSFET，它的栅电容是由两个电容混联组成，所以它有较小的栅电容和显著的抑制短沟道效应的作用。模拟软件MEDICI仿真结果验证了理论分析的预言，从而表明该结构可用作射频领域。
关键词：叠栅MOSFET；阈值电压；栅氧化层电容；短沟道效应

0 引言
尽管微电子学在化合物和新元素半导体材料以及电路技术方面取得了很大的进展，但是其材料的元件和集成电路还远不具备成为主流技术的条件，到目前为止，还看不到能够替代硅基微电子技术的新技术出现，至少在21世纪的前半叶，硅基CMOS工艺技术仍将是微电子的主流，因此研究新结构、新工艺的硅基CMOS器件还是当前提高集成电路的主要努力方向。近十年来在这些方面人们已取得了众多的进展，沟道工程、超浅结技术、栅工程技术把CMOS器件应用的范围不断的拓展，已经开发出了一系列新结构的MOSFET。
关于新型栅结构晶体管的理论研究可以追溯到1967年，与此同时人们也在对体硅MOSFET的特性进行研究。从1980年以来，大量不同结构的体硅MOSFET被提出，并得到发展，如SOI MOSFET、双栅MOSFET。
本文依据栅工程原理提出一种新型的叠栅结构MOSFET，下面分两个部分来描述其结构及特性。首先描述了叠栅MOSFET的器件结构和它的优点；接着介绍了这种叠栅MOSFET的栅氧电容和阈值电压随沟长L变化的情况，再通过模拟仿真验证了理论分析。所得到的结果表明叠栅MOSFET有较小的栅电容和短沟道效应，而这两个结果正是射频电路乐于接受的。

1 器件结构
图1是所提出的叠栅MOSFET的结构示意图，该MOSFET可有多种接法。由图1可见叠栅MOSFET的第一栅Gl和第二栅G2部分叠交，第一栅的制作材料用N+型多晶硅(功函数φG1=4．17eV)，第二栅则用功函数较高的P+多晶硅(功函φG2=5．25eV)。栅的接法有多种，这里将两个栅都接同一个电压，因此总栅电容是混联。

这种结构存在很多优点，传统MOSFET中的电子一般以一个较低的初速度进入沟道，在向漏端运动的过程中慢慢加速，在漏端达到电子最大漂移速度，因此电子在漏端运动很快，而在源端速度较低，器件速度主要受限于源端较低的电子运动速度，它的场强分布不均匀。载流子在沟道区只有在近漏端才会受到很大的加速作用，这样加速区域小，易在漏端形成热载流子注入，同时在低漏压情况下器件也会产生DIBL效应和短沟道效应。叠栅MOSFET沟道中的电场分布与普通MOS有所不同，在沟道中间处由于两个栅突变界面的影响，沟道电场分布不均匀，其界面处电场有一个峰值，源端电子在这个峰值电场的加速下，呈现了较大的平均速度，同时电场分布更加均匀。这样，沟道中电子的平均速度增大，提高了迁移率，使得其截止频率和驱动能力增加，加大了跨导gm。而且漏端的尖峰电场下降，降低了短沟道效应，减小了热载流子注入，提高了击穿电压。
就栅电容而言，由于新结构栅是由两个部分交叠的电容组成，栅电容属于混连，其值小于单栅结构的栅电容，从而提高了功率增益和最高工作频率。结构上的优势使得该器件跨导大、截止频率高、短沟道效应小、I-V曲线平滑输出电阻大，可用于射频电路。本文将分析它的阈值电压、栅本征电容的情况，其它特性另文介绍。

2 特性模拟
2．1 阈值电压特性
首先，我们用模拟软件MEDICI仿真了叠栅MOSFET与单栅MOSFET的阈值电压，对仿真结果做比较，将不同沟道长度阈值电压特性以及阈值电压的变化率展现出来。所用的两种结构除了栅结构不同外，其它参数都相同(如沟道掺杂情况、源漏情况、沟长等)。具体掺杂数值如表1，

为了仿真其阈值电压特性，接法上将源端、衬底接地，漏端加一个较小电压VDS=0．10V，单栅氧化层厚度tox=2．0×10-6cm，叠栅的两个栅氧化层厚度都是tox=2．0×10-6cm。仿真结果如图2所示。

再利用MEDICI提取图2中各自阈值电压的值，见表2。在表2中我们可以看到同等条件下VT(stack)>VT，这时需要注意的是在沟道缩小到0．1μm时，单栅NMOS于短沟道效应的影响已经没有阈值电压了，MOSFET经失去了作用，而叠栅MOSFET则保持了一个比较合理的阈值，这已经证明了叠栅结构能有效的抑制短沟道效应。为了比较两种结构的阈值电压变化率，可调整叠栅NMOS的阈值电压VT(stack)，使它在长沟道情况下与单栅NMOS的阈值电压VT相等，然后比较两种结构阈值电压随沟道长度的变化率。我们通过降低叠栅结构的沟道掺杂浓度的方法，这样就会得到在长沟道情况下两种结构阈值电压相等。实际情况下，将叠栅MOSFET沟道掺杂降为2×1016／cm3时，就可以得到上述结果。仿真结果如图3所示。