集成开关器的反激式电源的低损耗设计

1）序言

文章介绍如何设计电路，减低采用IRIS40xx系列集成开关器的反激式电源中的空载和待机状态损耗。要达到此目的，可以利用一个根据负载情况转换IRIS器件的工作模式的电路。准谐振模式(Quasi-resonant mode, QR)用在重载情况下，脉冲比率控制模式(Pulse raTIo control mode, PRC)用在轻载和空载情况下。在轻载和空载情况下切换到PRC模式，电路将工作在15-20kHz频率范围，这样空载损耗将从典型的2.5W(230VAC输入)降低到大约0.8W。在空载情况下，准谐振模式会使电路在300-350kHz的频率下工作，这样将导致较高的开关损耗。

2) 待机电路工作过程

图1中的电路是一个采用IRIS40xx集成开关器件的典型单输出反激式电源。该电路与其它应用指南中的不同，它附加了一个在空载和待机情况下可降低运行功耗的电路。附加电路包括Q1/R12/R13/C11/D8，这五种器件组成一个切换电路，控制从辅助绕组B流向IRIS40xx反馈端的准谐振反馈信号的通过或切断。

图1)备有待机电路的典型电源电路设计

这个待机电路的工作过程相当简单，这里将作解释。D3/R5/C4/D4构成一个延时电路，它将从辅助绕组来的准谐振信息反馈到反馈管脚，使IRIS40xx可以探测到所有能量已经从一次侧传到了二次侧，以及漏极电压降到了最低点进行软开关。Q1被安排在这个路径上作一个开关，用来使该反馈信号有效或无效，有效地将IRIS40xx的工作模式从准谐振模式(反馈有效时)转变到低频的脉冲比率控制模式(反馈无效时)。

该电路通过监测辅助绕组的电压来决定两种模式之间的切换时刻。在正常负载下，辅助绕组电压较高，模式切换电路设置在适当水平，使得Q1在这种条件下开通，QR反馈信号/延时电路有效。当电路降到空载或轻载条件下时，辅助绕组电压降到设定水平以下，使反馈/延时电路无效。

R12/R13/D8组成分压器，用来设定待机模式切换电路的切换电压水平。这个切换电压水平由R13和D8上的压降决定。当辅助绕组的电压足够高，电流会流过D3/R12/R13和D8。这令到R12的电压下降，跟着PNP管Q1的射基极之间的电压也下降。当此电压超过0.6V，电流即注入Q1的射基结，Q1便会开通。假如辅助绕组上的电压较低，使得很少或者没有电流通过R12，令R12上的压降(跟着是Q1的射基极间的压降)低于0.6V，Q1的射基结便没有足够的正向偏置，所以Q1不能开通，使反馈延时信号无效。

　　3)设计步骤

让我们用一个例子来说明怎样设计和实现这部分电路，我们假定其余的电路已根据其他的设计指南设定好了。

首先，让我们拿一个例子，正常设计的Vcc为17V。如果辅助绕组上的整流管用的是诸如1n4148之类的器件，则辅助绕组电压应设计为18V。

这样，在正常负载条件下，X点于能量传送周期时的电压为18V。现在我们想在X点选定一个电压值用来切换工作模式。这显然是低于18V的，因此我们应该挑选比预期的偏置电压要低几伏的电压值，以保证能在轻载时进行切换，但也能在满载条件下启动进入QR模式。让我们选15V(由于来自输出控制电路的反馈电流较大，轻载或空载时的辅助绕组的电压会降低)。

如果我们在X点得到15V，那么Q1的发射极(Y点)的电压将比它低1V，这是因为D3的正向压降V的存在，所以Y点将是14V。当射基结间的电压有0.6V，Q1将导通。因此让我们设定R12为620欧姆，当有968µ 的电流通过R12时，Q1便会导通。这样如果我们想让Q1在Y点为14V时导通，我们可以设定D8的稳压值，并计算R13的电阻值：

在这个例子中，V为14V，I为968µ D8为11V的齐纳二极管，则R13将为2.4k。

这样电路将能够利用负载变化把工作模式切换到低功耗待机状态，负载范围从大于1A到0.05A或更少。

4)电路波形

图2的波形显示了负载变化导致电路从准谐振运行模式切换到PRC模式的情形。

如CH4所示，当负载电流从满载降到空载时，反馈电压水平将由于输出电压的提高而增加，以转移贮存的能量。在这种条件下，反馈电压水平最终增加到某一点，FET停止开关，如CH1上漏极波形平坦的那一段所示。同时在FB管脚(CH3)也看不到QR信号。Vcc电压(CH2)也同样下降，因为辅助绕组这时没有提供能量。约5毫秒后反馈水平稳定下来，FET又开始开关。但这时电路工作在PRC模式下，因为此时Vcc降低以及FB端没有QR信号，在CH3上可以看到降低的电压。在这种条件下运行时，由于输出空载，所以反馈水平依然很高，这样电路只需要从一次侧传递很少的能量到辅助绕组和输出绕组以保持电路的平衡，直到下一次负载变化。

图2)电路由QR模式切换为PRC模式时的波形

漏极(CH1) / Vcc (CH2) / FB (CH3)及负载电流(CH4)

　　5)可选的外部强制电路

图3显