逻辑电平转换技术的发展动态

74系列逻辑器件从问世的40多年以来，虽然一直受到来自可编程器件和系统级芯片的激烈竞争，但依然有一定的市场需求。它们通常能以高效和高性价比的方案来处理与显示的接口、在电路板或背板上传送信号、处理多信号位操作、信号屏蔽、启动芯片等类似问题。

新一代逻辑器件已经出现，其特点是工作电压低，可以和其他低电压的器件，例如采用领先65纳米和45纳米工艺的FPGA、存储卡以及微型控制器等，直接连接。内核电压可低至1.2V，而输入输出的电压一般为3.3伏、2.5伏或1.8伏。

为了利用现有的元件种类和功能建立完整的系统，设计师需要使用能在不同电压下运行的逻辑器件，一般来说，使用只支持一个输入电压运行的器件来建造整个系统是不可能的。此外，成功的系统设计依赖于能够有效实现不同工作电压器件之间连接的方法。

现在，逻辑器件的设计需要注意这些，因为器件必须能够对任何输入的信号做出正确的判断(是或非)。所以有必要保证不同类型和不同代的器件间的互用性，并且需要能够支持不同的电平，例如3.3伏和5伏之间的转换，或者更低的电压标准间的转换。

处理高电压和低电压

图1显示了对不同电源电压和器件技术的阈值。为了成功的连接两个器件，必须满足以下条件：驱动器的VOH必须比接收器的VIH高，驱动器的VOL必须比接收器的VIL低，驱动器的输出电压不能超过接收器能够承受的输入/输出电压。

这些条件意味着一个拥有较高的输入/输出电压的器件可以驱动一个较低电压的器件，只要较低电压的器件可以承受对其施加的最高电压值。

单向电平转换

允许超压的器件在输入的VCC没有钳位二极管，栅氧化层也较厚，使得器件可以接受比自身VCC更高的电压。然而，这些器件也有一些限制。如果输入信号上升或下降较慢，器件在较低电压标准的极限值会转换，从而扰乱输出信号。这可能会出现问题，比如对时钟负载周期产生微小变化。

另一方面，较低电压输出无法驱动较高电压的输入。拥有漏极开路输出的器件可以通过使用外部的负载电阻在较高或较低电压下驱动输入。图2展示了推挽电路如何驱动增加的一个漏极开路驱动器，输出的晶体管电源通过一个负载电阻连接在驱动器件的VCC。这种结构适用于低到高或高到低的转换。

74LVC06A/74LCX06是一个低电压(3.3伏)16进制反向器/缓冲的例子，拥有允许过压的输入和漏极开路输出。这个器件可以在需要高到低或者低到高电压转换时驱动数据线。

使用漏极开路器件转换电平的一个缺点是当输出的晶体管被启动时，在输出为低的条件下，持续的电流将通过负载电阻流向地。这会带来相对较高的功率消耗。提高负载电阻值可以减小电流，但由于负载电阻和电容带来的综合效应，时间系数会较长。这会减慢信号边沿，对某些高速转换或总线应用不实际。

总线开关/FET-开关转换器

转换总线开关、或FET开关，是另一类可以在两种不同的逻辑电平间连接的器件。图3简单展示了一个启动信号如何被用来启动总线开关。它将A端口和B端口相连，并且提供追踪VCC的电压转换。74CBTD和CB3T逻辑器件系列包含不同配置的总线开关，例如双路或四路设置。CB3T系列完全支持混合模式信号工作，包括5伏和3.3伏或5伏/3.3伏与2.5伏，也可以在介于2.3伏和3.6伏之间的VCC下工作。CBTD系列允许5伏和3伏之间的电平转换。

对一个字节或词长度的总线进行转换时，读或写的信号可以用来启动开关。对较小的单线或双线总线进行电平转换时，如Maxim MAX3370–MAX3393系列等转换器，其内部电路可使器件在所有电平级工作，支持由低到高或高到低的混合逻辑电平转换，也可以进行单向和／或者双向转换。图4显示了MAX3373芯片，省去了单独的使能脚，同时集成了一个加速开关从而将电容负载对信号速度的影响降至最低。这样，推挽式驱动器产生的信号可以以高达20Mbps的速度传输数据。

然而，使用总线开关进行电平转换也有一些缺点。如图5所示，德州仪器的SN74CB3T3306含有两个1-位总线开关，在3伏的VCC下工作，用来作为一个3伏的总线和5伏(TTL)总线间的连接。

将3伏总线和5伏总线连接时，5伏一方的VOH信号会箝位在大约2.8伏。尽管这对于5伏的TTL器件还是一个合理的VIH电平，但它的噪音区间较小，大约为2.8伏-2.0伏=800豪伏。此外，因为CB3T的高输出没有完全输送到VCC，5伏接收器消耗的功率较多。

另外，如果一个CB3T器件被用作3伏CMOS总线和5伏CMOS逻辑元件的连接，就需要一个负载电阻，因为2.8伏不够作为5伏CMOS逻辑元件的VIH电压。

双重输入电平转换

双重输入器件可以解决不同电平间逻辑连接时带来的某些速度和消耗功率的问题。