电源管理:低功率芯片技术可能影响整个芯片设计流程

成后以及上电期间。

“假设你创建的某个事务在断电状态下终止，而且现在芯片也不工作了，”Padhye说，“你如何进行调试？这就好似对一个死者询问‘你能告诉我你是如何死亡的吗’一样。”Padhye宣称，避免1个电源缺陷相当于避免10个功能性缺陷。

针对保持验证，设计人员必须确认状态被正确保存和被正确恢复，而且系统能在上电后正常工作。针对电压和频率变化，设计人员必须验证系统性能状态、电压变化，以及变化期间和变化后的系统操作。

Padhye指出，整个流程能始终支持低功率技术是很重要的。虽然飞思卡尔公司正在使用CPF，但最终还是希望业界能够采用统一的功率格式，Padhye表示。

更高抽象层

TI公司科学家Mahesh Mehendale也赞成在低功率设计中采用系统级方法。他的EDP演讲综述了多标准、多格式视频处理器SoC面临的低功率设计挑战。

据Mehendale透露，TI公司在SoC级的电源管理策略包括：自适应电压调整，可根据工艺和温度最小化电压；动态电源切换，可在不同电源模式间切换以减少漏电流；动态电压和频率缩放，可调整电压和频率来适应性能要求；多电压域；以及静态漏电管理。

Mehendale指出，技巧在于找到频率与公共集电极电压间的“功率最优化”工作点。较低的Vcc有助于动态和泄漏功率，但如果Vcc下降但是频率保持不变，那么门数量将会上升，从而有悖于任何功率节省方案。如果在架构级进行选择，优化的MHz/Vcc折衷可驱动对并行和管线机制的需求。

“功耗问题需要在所有抽象级加以解决。”Mehendale说，“其在系统和架构层的影响尤其显著。”

包括Cadence、新思和Magma在内主要的IC实现工具供应商都表示，他们正在改善对先进的低功率设计技术的支持。今年早些时候，Cadence在CPF基础上推出了一款低功率设计流程。由Cadence公司开发的这一流程正在推进标准化，它在综合、验证、形式等效性检查、DFT和物理版图方面都有效融合了功耗意识。

目前Cadence尚未提供的功能是系统级低功率设计。“这是一定要做的事，”Filseth说，“架构和系统级是获得功率节省的主要场合。”

新思公司的所有综合优化功能(包括DFT)都具有“功率意识”，Hasson表示。为了支持多电压设计，新思的综合工具可以确定保持、隔离和电平转换单元。在物理实现方面，新思的电源网络规划工具可以执行电压下降分析，它的版图工具可以正确放置电源开关。

Magma设计自动化公司两年前就提供了一体化的低功率设计流程，Magma公司低功率产品部产品经理Arvind Narayanan表示：“Herve Menager谈到的multi-Vdd流程在系统中是自动实现的。”

供应商们表示，多年来对低功率设计的支持一直是EDA产业的优先考虑对象。“这并不是对现有工具的功能追加，”Filseth认为，“而是对设计流程该如何工作的重新通盘考虑。”