基于DDS理论的多模式多波形雷达信号源设计

时钟线尽量少使用过孔，因为过孔使阻抗发生变化，影响信号的质量，进而产生EMI辐射和抖动问题。

　　3.2 存储模块设计

　　在该系统中，采用FLASH和SRAM作为存储器。FLASH主要用于存储波形文件，掉电时，数据也不会丢失。而SRAM是做高速数据缓存的，掉电后数据会丢失。首先FPGA从FLASH中读取波形文件，然后再存储到SRAM中，需要这些波形数据时候，再从SRAM中去读取。这样的设计是因为FLASH的读/写速度比较慢，而SRAM的读/写速度比较快。但是FLASH中的数据掉电不会丢失，而SRAM中的数据掉电要丢失。

　　3.3 放大及滤波电路设计

　　为了提高DDS信号产生系统的带负载能力，同时实现AD9854芯片内嵌数/模转换器输出的电流转换，需要在其后加入运算放大器(见图3)。该运算放大器性能的好坏将决定信号的输出质量及系统带负载的能力。由于方案中信号输出的最高频率为120 MHz，所以应保证放大器在较高频率范围内具有很好的线性度，防止放大器自激。根据频率源的设计要求，该方案中的放大器模块应满足以下要求：放大器的增益可调、放大器的带宽应大于120 MHz、输出带载能力强、信号输出质量较好。综合以上要求，选择ADI公司的宽带运算放大器AD8014作为放大器模块的核心器件。AD8014的主要性能特点有：低功耗;稳定增益G=1;高速，Slew Rate 4 000 V/μs，24 ns的建立时间;

　　在该方案中，放大电路采用串连电压负反馈-反相比例放大电路。

　　采用串联电压负反馈将使放大器的输入阻抗增大，输出阻抗减小，提高电路输出信号的带负载的能力。在电路中，反馈电阻R16采用可调电阻，使电路的增益可调;同时在放大器的正、负电源输入端加电容去藕滤波电路，以减小电源纹波对放大器的影响。

　　根据AD8014的要求，在进行PCB布线时，需在其周围均铺上了地网;但是，为了降低寄生电容对电路输入的影响，其输入脚附近没有铺地。在进行器件布局时，反馈电阻R16应尽量靠近AD8014的反向输入端。

　　为使中频模拟器有较好的通用性，而雷达中频变化范围较宽，考虑到在滤除谐波分量的同时要尽可能减少相位的不连续性，因此设计了一个带宽为40MHz的9阶无源低通滤波器。

　　4 FPGA实现

　　4.1 FPGA设计概述

　　FPGA用于建立与DDS芯片(AD9854)，FLASH(E28F128J3A)以及SRAM(IS61LV10248)之间的联系，主要负责以下两个方面：

　　(1)发送DDS控制字并控制DDS芯片的时序;

　　(2)控制存储芯片的时序，并发送或读取所要存储的波形数据。FPGA内部采用原理图和Verilog HDL相结合的方式进行软件设计。

下面重点介绍DDS控制部分的实现。

　　4.2 DDS控制模块

　　DDS控制模块负责读取片内双口RAM中的DDS控制字，并将AD9854的时序写入DDS芯片，控制DDS的工作。

　　DDS控制模块在每次写AD9854控制字之前先对RAM发出读使能，同时给出读地址，读取当前控制字，然后按照时序要求写入DDS芯片。Quartus中仿真的时序图如图4所示。

　　以下将介绍控制AD9854，的流程。

　　首先对AD9854进行复位，FPGA发送高电平给AD9854第71管脚，高电平持续的时间长度要超过20个周期的AD9854采样时钟。复位信号使AD9854的所有寄存器恢复到默认状态。需要注意的是，复位信号的长度必须满足一定的要求，否则在实际操作中可能会出现错误。

　　当FPGA接收到外部发送的触发信号以后，DDS控制模块就开始工作了。首先从双口RAM中读取波形数据，包括起始频率(FTW)，增量频率字(DFW)，斜率时钟(RRC)以及控制信号。DDS控制模块给双口RAM送读使能和读地址，然后把双口RAM中的数据读到数据选择模块中。之后接收波形模式选择信号。这个信号是三位二进制数，总共有8种工作模式，总的来说分为工作模式和测试模式。当系统为工作模式的时候，该系统就是雷达发射机的中频信号模块。在工作模式下，该中频信号模块能发射4种模式的波形：时宽是0.2μs的正弦波，时宽为5μs的线性调频波，时宽为30μs的线性调频波和时宽80μs的线性调频波。当发射信号为时宽是0.2μs的正弦波或时宽为5μs的线性调频波时，对近区的目标进行搜索;当发射信号是时宽为30μs的线性调频波时，对中区的目标进行搜索;当发射信号为时宽为80μs的线性调频波时，对远区的目标进行搜索。当系统为测试模式的时候，也分为时宽为0.2μs，5μs，30μs，80μs这4种模式的信号，但是当信号时宽为0.2μs时，信号中加入了多普勒频率，这样就为信号处理机检测测速单元提供了方便。该系统为测试模式时主要且模拟雷达回波信号的作用。如图5所示。

当接收到模式选择信号以后，DDS控制模块开始给AD9854送数据。这时，FPGA给AD9854传送的数据都保存在I/O缓存区内。接着，FPGA就给AD9854发送update clock