KAI-02150的CCD模拟前端采集电路设计

电子快门信号的直流偏置电压由AD5734R和LT1761提供，VSUB信号由AD9920A的GPO经过三极管推挽放大电路后产生。

3 AD9920A的寄存器相关设置
3．1 相关双采样控制与水平时钟时序设置
CCD理想的模拟信号输出波形如图3所示。图3(a)中，在时刻1，电荷复位信号RG清除输出电荷存储器中的电荷，在时刻2，输出电压为CCD复位噪声电平RSL，在时刻3，输出电荷存储器中的电荷转化为电压输出，输出电压为感光信号电平、复位噪声电平与暗参考电平的和SGL。使用相关双采样技术来对SGL与RSL的差值△V进行采样，得到感光信号电压值，并消除了复位噪声电平的影响。同时对暗参考电平进行采样，△V减去暗参考电平得到感光信号电平。

AD9920A中内置相关双采样电路，主要由寄存器SHPLOC和SHDLOC来控制RSL和SGL的采样时刻。SHP、SHD是通过将主时钟周期分为64个边沿时刻，相对于寄存器值被映射到4个象限中，每个象限包含了16个边沿时刻。而数据输出DATACLK相位可以通过DOUTPHASE寄存器进行编程，可以设置从0～63的任何时刻。通过配置0x38地址的寄存器来设置SHPLOC和SHDLOC的值，从而对应了RSL和SGL在一个像素周期中的采集时刻。为使切换噪声最小，应将DOUTPHASE寄存器设置为与SHP采样位置相同的边沿，或者设置为SHP采样位置之后最多11个边沿时刻，不应处于SHD采样位置与SHD位置之后的11个边沿之间。
在每个CCD感光器件的周围都有一些不感光的区间，这些就是暗像素区。通过AD9920A寄存器设置，将CLPOB使能在这些区间。当CLPOB使能后，AD9920A内部的电路就会自动计算出这些暗参考电平的平均值。最终AD9920A输出的数据是减掉暗参考电平后的有效值。暗像素参考电平采样位置取决于CCD，对于KAI-02150，取行首的前20个暗像素来计算暗参考电平。
3．2 水平垂直时钟时序设置
CCD水平时钟时序的设置主要是对Master模式的AD9920A的寄存器0x30～0x34进行配置，从而确定H1、H2、HL、RG在一个像素周期内上升沿和下降沿的位置。进一步设置寄存器0x36和0x37来配置AD9920A的水平时钟输出的驱动电流强度。
AD9920A的垂直时钟时序设置比较灵活，通过预设多组V-Pattern、V-Sequence、Field寄存器可以组合出多种工作模式。在摄像机工作时，只需修改Mode寄存器就可以在多种工作模式间进行切换。根据KAI-02150的Datasheet提供的垂直时钟时序图所示，CCD最后一行像素输出所需垂直时钟和其他行不同。所以对工作在Master模式的AD9920A设置了2组V-Pattern寄存器、2组V-Sequence寄存器，并根据需要设置了3组Field寄存器，来获得3种工作模式。
3．3 电子快门设置
文中采用AD9920A的GPO04作为CCD的电子快门信号。AD9920A的GPO04既可以作为普通I／O口使用，又可以和片内XSUBCK信号相连而作为XSUBCK输出。通过配置0x8E、0x8F、0x90寄存器的值，来控制电子曝光时间的长短。

4 实验测试结果
通过后级FPGA按照AD9920A的Datasheet上提供的上电顺序进行寄存器配置，AD9920A就可以输出采集到的BAYER阵列格式的数字视频信号。经过一系列的调试后，保证CCD水平垂直驱动时钟信号、电荷复位信号、电子快门信号均符合KAI-02150的参数需求，获得数字高清图像。示波器采集到的主要信号波形如图5所示，其中，图4(a)是水平驱动时钟，上方是H1Sa，下方是H2Sa；图4(b)是垂直驱动时钟，上方是V1B，下方是V3B；图4(c)是CCD输出的模拟信号与RG复位信号，上方是Video_A，下方是RG_a；最终通过后级DSP处理模块网络输出到上位机的图像如图5所示。

5 结束语
文中针对Kodak公司的KAI-02150设计了完整的CCD双通道模拟前端采集电路。相对于传统的CPLD与CDSA／D转换器的设计方案相比，采用两片AD9920A的设计方案更加灵活可靠，可以满足更多工作模式切换的需要。通过FPGA对一主一从两片AD9920A进行寄存器配置，经过时钟驱动电路的调理，输出满足KAI-02150时序要求的驱动信号，驱动KAI-02150输出模拟视频信号。最后通过AD9920A的相关双采样、可变增益和模数转换输出数字视频信号。经过上位机处理得到图像，验证了整个硬件设计方案和AD9920A寄存器配置的正确性。