实现具功耗意识设计的关键

随着便携式消费电子、工业、医疗、汽车电子及军品应用呈指数增长，系统必须采用能延长电池寿命的功耗较低的半导体器件。为响应这一需求，整个半导体行业一直努力提供高能效的芯片和系统。然而，如果具功耗意识 (power-cONscious) 的设计人员不能在设计中进一步降低功耗，仅有这些低功耗器件并不够。

　　越来越多设计人员需要功能齐备、使用方便的开发工具套件，经过优化以确定功耗源和降低功耗，并能最大限度地提高资源利用率，以及提高性能。有了先进的布局布线方法和功耗分析功能，设计人员就能更有效地查找功耗源，并实现最低功耗的终端产品解决方案。

　　以功耗驱动布局布线

　　现场可编程门阵列 (FPGA) 设计人员长期以来一直依赖时序驱动的布局布线工具来实现最高性能。现在，具功耗意识的设计人员可以利用以功耗驱动布局布线这种方法来降低功耗，且这种方法对时序性能的影响很小，甚至无影响。以功耗驱动布局布线流程能根据估算的活动，减少设计“网络 (net)”的容性负载，从而快速实现减少动态功耗。

　　FPGA厂商提供的以功耗驱动布局布线功能可以利用一些成熟的模型，以便最大限度地降低总体动态功耗。各功能实体间的互连称作“网络”，由于其有效电容 (activity-capacitance) 乘积 ( 大，因此是优化功率的重点对象。同时，也应特别重视减少时钟网的横纵时钟源数量，因为这些连线通常是数量最大且最活跃的。

　　例如，在典型IGLOO FPGA设计中，网络的功耗占据总体动态功耗的40%以上。在进行以功耗驱动布局布线优化后，低功耗FPGA的平均功耗可降低13%，在某些设计中更可降低达46%。

　　采用当前的以功耗驱动布局布线功能，设计人员可用一个VCD (value change dump) 文件来规定网络的开关动作，该文件还允许高级用户针对特定的网络或应用场景来细调开发工具的功率优化器。用户还可选用一些其它功能，包括布局布线时手工输入或直接使用工具自动估算网络活动。自动网络活动估算功能为用户提供了功率驱动布局的便利，无需首先完成后(back-annotated) 仿真，因为布局布线工具将会自动地估算网络的开关动作。平均来说，相比单单使用带有自动网络活动估算工具的功率驱动布局功能，用户提供的VCD可协助将总体功耗额外减少2%。

　　使用VCD文件来完成功率驱动布局布线，用户首先要完成时序驱动布局布线，然后运行布局后仿真，运行时选择“生成VCD文件”选项以生成VCD文件。这样，设计工具会指导仿真程序根据仿真情况生成一个VCD文件，然后，该VCD文件被导入，重新运行布局布线以完成最终的功率驱动布局布线。

　　提高便携设计能效的另一个关键因素，是能够分析整个FPGA器件或设计的特定部分在实际应用功能模式下或用户创建的功率方案下的功耗，如网络、门电路、I/O、核心电压及IO电压、时钟域、开关周期和竞争冒险，这些因素会个别增加器件的总体功耗。这种分析功能为查找设计关键部分的主要功耗源“热点”提供了新途径，这样用户就能*估和修改设计以降低功耗。

　　很少有设计，尤其是便携设计在100%的时间内都运行在工作模式。大多数便携应用操作在静态、待机，以及睡眠模式下以节省电池电能。

　　以标准手机设计为例。对手机分析后可得出其使用的功率曲线。如设计要求该手机5%的时间处于工作状态，10%处于待机状态，85%处于睡眠状态，可得到其总体功耗和电池寿命数据。如果该使用模式被改变，三项比例分别变成5%、5%及90%，就会显着影响功耗。此外，最好研究一下工作模式下的功率状况。比如，设备中有一个浮点运算单元，有10%的时间处于工作状态，进行加法、乘法运算等。如果将这个用法纳入功率状况中，便可动态地观察设计和做出相应调整。

　　分析功能模式 (如活动、静态或睡眠，或者用户定制模式) 是FPGA工具的一种独特功能。利用这种分析功能，用户就能根据各种模式的运行时间或百分比来生成功耗状况报告。用户可创建和比较多种场景，用于*价和优化设计的功耗。从而提供更实际的在典型运作状态的功耗报告。

　　例如，周期精确分析 (cycle-accurate) 的功耗分析可让设计人员观察每个时钟周期的峰值功耗，以及整个仿真期内的平均功耗。对于某些工具，这个分析是基于一个仿真VCD文件，并且具有交互显示，因而能显示每个时钟周期的功耗，也显示其它相关模块，因此用户可采取纠正措施来降低功耗。

另一方面，利用开关分析功能，用户能够确定组合逻辑的冒险或竞争的产生，让用户定位它们并加以修正，从而降低功耗。根据Favalli 和 Benini在1995年国际低功耗电子和设计讨论会的文章，在典型的设计中，冒险占据总体功耗