数字电源排序

责控制上电。

您可能对排序感到困惑不解。我们失去对它的控制了吗?不，没有，因为PMBus具有一个TON_DELAY命令，而且其数值一般存储在POL的非易失性存储器(NVM)中。它可由控制器来设定，也可以采用一种外部工具存储于NVM中。

FAULT/引脚亦为开路漏极并受控于GPIO1，而且它们既是输入也是输出。这意味着当出现任何电源轨故障时，所有的电源轨都将在FAULT引脚被拉至低电平时得到通知。而且，当FAULT/被拉至低电平时，ALERT/被置为有效。于是，控制器获知存在某种故障。众人皆知，这款设计的关键之处便在于此。

现在，关于故障处理您可以有几种选项。PMBus能够利用一个报警响应地址(ARA)来响应ALERT/，这可获得所有具某种故障之POL的地址，并随后查询每个POL以了解故障信息。接着，其可采用一个决策树并按照需要以任何顺序关断电源轨。或者，它也可以立即关断全部的电源轨，而让PMBus TOFF_DELAY来管理定时。

许多POL具有增强型故障管理功能，并可直接响应故障(请记住，FAULT/也是一个输入)。典型响应为：

• 重试

• 立即关断

• 斜坡关断

当POL具备这些高级特性时，Verilog或C代码的工作负荷就会大大减轻，因为POL可利用一种外部工具(通过PMBus和外部接口及软件)来编程。此外，当采用FAULT/引脚时，针对故障的响应速度要比处理ALERT/的响应速度快得多。

设计方案三的权衡折衷

如果有了增强型的POL，即可实施权衡取舍。假如故障逻辑对于共用的FAULT/线来说过于复杂，则只需增添一个控制器。如果故障逻辑很简单，那么可以采用一种工具来配置故障行为特性，且不必使用控制器。或者，也可以使用一个控制器来实现远端采样和其他功能，但采用FAULT/引脚来执行故障处理。而且，假如发现其不能处置所有的故障情况，您始终能够增添用于故障处理的代码并加以变更。对于CONTROL引脚采取了相似的折衷方案。您还可以采用PMBus取而代之。在该场合中，CONTROL引脚仍将推迟接通，直到所有的POL均已完成复位为止。

当CONTROL和FAULT引脚共用、且有一个用于PMBus的控制器时，可实现最大的灵活性。利用这种设计，在PCB制作完成之后可具有全面的灵活性。

电源良好(Power Good)

可能您没有注意到，我并未使用POWER GOOD。某个电源轨什么时候处于良好状态，关于这一点您在接通另一个电源轨之前无需知晓。如果全部电源轨由TON_DELAY控制，而一个未能及时处于就绪状态，则将发生某种故障。PMBus规定了TON_MAX_FAULT_LIMIT，这限定了某一电源轨必须在多长的时间里斜坡上升并进入容差范围之内。倘若某个电源轨到这个时候尚未处在规格指标之内，则将出现故障，从而阻止其他电源轨接通。

设计原理是：没有消息就是好消息。如果系统需要知道什么时候全部电源轨都已上电，则只需把一个简单的定时器设定至由所有TON_DELAY规定的最长时间即可。或者，控制器也可执行最后一个POL之状态的PMBus查询。

在某些器件中，可以把FAULT/引脚重新配置为POWER GOOD引脚。这使得您能够在真正需要的时候拥有POWER GOOD，但将失去故障信息共享(fault sharing)引脚。于是，您可能希望有一个控制器来响应ALERT/。或者，在较为简单的系统中，ALERT/有可能夺取CONTROL引脚的功能，并在出现某种故障时关断所有的电源轨。

在实际当中，POWER GOOD通常并不是必不可少的。不过，假如您真的需要，通常可采取对FAULT/进行重新配置的方法。毕竟，总会有一些特殊的情况。也许始终存在适合该“通用适配器套件”(Universal Adapter Kit)的空间。

我们来回顾一下

这里我们做一番简要的概述，以方便那些直接跳到结尾的读者快速了解本文的要义：

我把第一种设计所采用的原理称之为“事件排序”。POWER GOOD引脚连接至下一个POL的CONTROL引脚。但其不具备可配置性以及对故障行为特性的控制能力。第二种设计采用了一个控制器并将所有的排序置于其命令之中，但它采用了大量的GPIO，您因而被迫让控制器去完成所有的任务。第三种设计采用开路漏极引脚以共享CONTROL和FAULT/，并提供了一个任选的控制器。这种设计具有许多灵活性，GPIO引脚数目较少且布线简单。当主要的折衷是有关控制器的决策时，这是最受欢迎的设计方法。关于此项折衷，在以后的文章中将做更多的阐述。设计方案一和设计方案二并无过错，只要您理解并能适应其限制条件即可。但是我们都知道，在系统鉴定过程中一旦突发意外问题，那么游戏规则就会突然改变。即使您觉得自己并不需要设计方案三，它仍不失为一项极为出色的保险策略。我所能说的是：假如我是电源工程师，而且有一支