微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 电源设计 > 便携设备电源管理系统

便携设备电源管理系统

时间:09-28 来源:互联网 点击:


  1 引言

  早期嵌入式便携设备由于结构简单,往往只采用一两种电源管理器件即可满足供电需求。但是随着嵌入式处理器功能不断增强,便携设备的电源管理系统设计面对尺寸和成本的全新挑战。因此,采用传统的单一功能电源管理器件已无法满足需求,因此。采用专门集成电源管理单元(PMU)设计电源系统已是大势所趋。这里给出了一种基于LP3913的便携式设备电源管理系统设计方案。

  2 LP3913简介

  LP3913是美国国家半导体公司推出的一款功能强大的PMU,专门针对嵌入式便携设备应用,其主要特点为:2路线性电源(LDO)输出和3路DC—DC Buck变换器输出,每路输出电压可动态调节;开关机检测和控制功能;USB/AC外部电源输入管理,可在外部供电状态和锂离子供电状态之间自动切换;锂离子电池充电管理和电池过热保护功能;内部A/D转换器,可测量电池电压、电流以及外部A/D转换器输入通道:I2C接口便于处理器设置、读取内部功能状态参数;内部中断管理器,能够通过中断引脚IRQB向处理器及时报告各种电源事件;采用48引脚LLP封装。

  图1为LP3913的内部结构。在LP3913的5个输出通道中,LD0最大输出电流150 mA,用于处理器睡眠时的常供电压以及对供电电压纹波水平要求较高的模拟器件供电:Buck变换器最大输出电流1 000 mA,用于处理器内核供电以及其他负载较大的数字器件供电,同时Buckl通道还带外部使能端,能够独立通断。各输出通道的电压特性如表1所示。

  

  3 系统设计

  该系统设计手持式GPS导航设备,主处理器采用三星的S3C2440A。它是基于ARM920T内核,最大主频为400MHz;内核电压(Vcore)为1.2 V,I/O电压(VDDIO)为3.3 V,常供电压(Valive)为1.2 V;处理器在休眠模式下需关闭Vcore电压,并通过CPU_PWREN引脚输出低电平来控制;同时S3C2440A还支持用于节能的动态电压缩放(DVS)特性,能够根据不同工作状态动态调整工作频率,并且根据频率调整内核工作电压,最大程度减少电源消耗。除此之外,音频功放等模拟电路需要纹波较小的3.3 V供电,外置SD卡由于热拔插特性需要单独供电。整个设备采用锂电池供电,同时通过USB接口交换数据和充电,系统需要定期测量电池电压并且换算剩余电量。

  3.1 系统硬件设计

  整个系统接口电路如图2所示,设计方案中LP3913的LD01为处理器的Valive提供1.2 V电压,Buckl用于处理器的内核电压(Vcore);当处理器进入休眠状态,S3C2440A的CPU_PWREN引脚输出低电平关闭Buckl输出。当处理器需要DVS节能处理时,系统软件通过I2C接口动态调节Buckl输出电压。此外,Buck2通道为处理器的I/O和其他数字器件提供3.3 V电压,LD02输出3.3 V用于音频模拟电压输入,Buck3输出单独用于SD卡的热拔插供电。

  

  USB电源的输入通过一个肖特基二极管MBRMll0ETlG (反向电压lO V、最大电流1 A)和LP3913的USBPWR、VDD等引脚相接,这样可以防止外部电源拔出后锂电池产生的主电源输出灌入到USB接口。此外,LP3913的TS引脚与电池内热电偶相连,检测电池温度,无需该功能时则通过一只100 kΩ下拉电阻以防止LP3913误认为温度超标而切断电池充电功能。

  为了增加供电电流,LP3913主电源输入VDD和VIN引脚是外置的;为了提高电源的利用效率,布板时需将LP3913的VDD和VIN电源连接线尽量加粗,同时Buck变换器所使用的电感也要尽量靠近LP3913的VBUCK引脚。

  在无外部供电(USB/AC)输入情况下,LP3913将锂电池作为主电源输入,并将电池电压连接到VDDl~VDD2、VINl~V14等引脚作为LD0和BUCK变换器的输入。当插人外部USB/AC电源后,LP3913将把主电源输入自动切换为USB/AC,并对锂电池充电;充电状态通过CHG和STAT引脚指示。

  LP3913具有强大的电源事件管理功能。LP3913内部设有专门的8位中断请求寄存器IRQ(0dNH)和中断掩码寄存器IMR(0cH),能够区分8种不同电源事件。每当有相应的电源事件发生时,IRQB引脚将输出低电平,处理器检测到该中断信号后通过I2C总线读取IRQ寄存器的值即可判断相应的电源事件并作出相应处理。LP3913的中断处理原理如图3所示。

  

3.2 系统软件设计

与电源相关部分的软件主要有开关机流程和电源事件中断处理两部分。在缺省状态下,LP3913的ONOFF引脚由内部下拉至低电平.系统处于关机休眠状态。当ON/OFF引脚输出大于32 ms宽度的脉冲,ONSTAT引脚将ON/OFF引脚状态输出到处理器的GPIO引脚上,并按顺序先后接通2路LDO和3路BUCK输出,同时通过NRST引脚输出宽度60 ms的低电平脉冲到处理器的RESET引脚,防止处理器在电源不稳定情况下启动。处理器启动后,通过软件设

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top