电能计量芯片Sigma-Delta ADC降采样滤波器设计（一）

HBF 的运算包括乘法以及加法，而乘法运算的功耗最大.传统的乘法运算采用移位相加的原理，相加次数等于乘数中1 的个数，因此减少乘数中1 的个数即可降低乘法电路的功耗.CSD 编码正好满足这一要求，经过CSD 编码后，将乘法系数中1 的个数降到最低，从而减少加法(或减法)的次数.CSD 编码含三重值{1,0,-1},编码原则是从最低有效位开始，用100…0(-1) 来取代所有大于2 的1 序列.例如上述HBF中乘法系数b (3)= 0. 28847028573567002,量化后b(3)= 48′h24EC98258D1E(Sfix48_En47)，则对应的CSD 编码b (3)= 0+00+0+000-0-00+0+0-00000+0+0-0-00+0-0+00+000-0(“+”表示1,“-”表示负1).

x(n)*b(3) = – (x(n) 1) + x(n) 5 + x(n) 8 – (x(n) 10) + x(n) 12 + … + x(n) 40 + x(n) 《44,因此，经CSD 编码后， b (3)的乘法运算变成只有10 次加法和7 次减法运算，与传统的移位相加相比，减少了运算的次数，从而降低了HBF 的功耗.