消费类电子设备音频应用解决方案分析

，通常都是采用多功能系统芯片(SOC)来实现的。这样的SOC主要执行两种功能：应用处理和视频/音频信号处理。应用处理(或主处理)通常是通过像MIPS处理器这样的一个可编程内核实现的。由于其计算复杂性的程度，视频信号处理是使用专用的硬件完成的。在某种程度上，与视频信号的处理相比，音频信号处理的计算需求并没有那么大，在过去，都是采用固定线路逻辑或一个数字信号处理器(DSP)进行处理。

然而，由于用户的产品需要支持更多复杂的算法，音频子系统的需求也在增加，先进的前/后处理和全双工需要进行同时编解码。当音频需求增加时，因架构上的创新，处理器的频率也在提高，使像MIPS科技这样的可编程处理器能够与主功能一起实现要求苛刻的音频应用。

在一个MIPS内核上构建两种类型的执行音频应用的SOC结构是可能的：(1)一个是作为主处理CPU，另一个是进行音频处理的专用CPU(参见图1)，或者(2)采用一个单CPU作为主处理和音频处理。使用MIPS处理器可以为音频处理带来显著的好处。最重要的是优点，这类解决方案可以提供以下的功能：

⊙单处理器架构的高度集成的SOC解决方案

⊙减少整个SOC设计和制造过程的成本

⊙可编程音频处理器可以延长SOC设计的生命周期

⊙快速投放市场的优势

⊙MIPS的软音频接口有利于应用软件的开发和集成多内核SOC音频架构

在多内核的情况下，主CPU运行操作系统、最终用户应用和服务，而用一个专用音频处理器运行音频处理功能。获得MIPS科技的若干授权就可以得到专门用于MIPS音频处理内核的消费电子设备的SOC工具。简而言之，使用MIPS用于音频设计的处理器就可获得一种可编程解决方案。可编程性意味着一个现有的设计可以简便地适用于各种各样的音频算法。这可以提供两个重要的优势：单SOC的能力可用于多最终用户的应用;同时延长SOC设计的生命周期，以跟上音频标准迅速不断进化和变化的脚步。

专用音频处理器的优点在于它不会与其他应用争夺CPU的周期，因此有许多余裕空间。这种音频协处理器的余裕空间能用于多种方式：(1)备用的CPU周期可以同时用于对多数据流的编码和解码;(2)它可保证高档设计中的最高音频质量;或者(3)余裕空间可以通过降低电压减低处理器的频率，因此而降低音频子系统和整个SOC的功耗。

使用可编程处理器实现音频算法的优点在其配置方面的表现尤为明显，因为它具有符合不断进化形成的全球音频标准的灵活性。利用专用的DSP，电流性能和功率需求可能得到满足，但是它们可能无法根据变化满足未来的需要。MIPS的音频处理器可为通往高性能处理器提供一条清晰而简便的迁徙途径，而且与其上一代产品是二进制兼容的。

图1 音频处理架构当一个内核的音频处理功能与主CPU单独完成时，在主CPU和音频处理器之间需要一种通信机制。在两个MIPS内核之间建立一个通信接口要比在一个MIPS CPU和一个DSP之间简单得多。例如，MIPS CPU上可使用的LL和SC(加载-连接/存储-条件)指令能被用来十分简便地建立起通信和同步化机制。

单内核SOC音频架构

在一个单内核环境中，最大的好处是通过完全省掉DSP或固定线路音频模块，而在MIPS主处理器上执行音频。这既减少了裸片尺寸，又节省了总的系统调试时间。反过来，这也保证了减少成本和更为迅速地投放市场。

利用一个运行在主CPU上的实时操作系统(RTOS)，音频处理可以完成系统的线程(任务)之一。RTOS必须保证这个音频线程得到足够的时序时隙，以一种适时的方式完成其任务。通常，音频处理将仅仅需要一小部分CPU周期;因此，这个要求可以容易地得到满足。除了RTOS之外，这个单处理器也能执行其他诸如视频控制等应用。适当的时序机制是保证准时地完成所有任务所必需的。

在一个单内核解决方案中，由于指令和/或数据高速缓存的干扰会使音频应用的性能下降。这种降级是操作系统与处理器上执行的其他控制功能的特定组合功能。如果性能的下降不可接受，那么就可能需要使用两种方法中的一种。一旦引起降级的原因与指令或数据高速缓存隔离开来，第一种需要的方法是锁定控制关键功能或数据数组占用的高速缓存线路。

如果高速缓存线锁方法不理想的话，那么可以使用一个专用的高速暂存存储器RAM(Scratchpad RAM，SPRAM)。SPRAM是为MIPS处理器执行选择提供可预测的低等待时间的片上存储器。如果必要的话，SPRAM的容量可能比高速缓存的容量大得多，不过，通常小容量的SPRAM可能有助于为应用带来显著的性能。通过在SPRAM中加载软件音频解码器的关键功能的“文本”(代码)段，能够减少音频解码器中的指令高速缓存的错误。交替地使用SPRAM可保持