发挥FPGA主机可再编程功能实现高级设计一体化

和及时响应。在实践中，各个域采用的都是同一设计和组件库数据中的子集。由于更改可以方便地(甚 至是自动地)反映在所有设计领域中，因而可 以显著简化设计更改，如在软件与硬件之间进行功能转移，或探索其他器件等。

例如，在统一设计数据池中，针对选定FPGA器件的设计数据和配置文件可同时适用于硬件和 FPGA 设计领域。如果 FPGA 器件或其引脚配置在 FPGA 设计阶段进行了更改，该信息会立即用于硬件设计的实施。这样，我们探索不同设计选择就能变得更加有效，而且硬件和FPGA设计域之间的引脚交换等高级设计 功能也得以简化。

充分利用可再编程性

在这种一体化的设计环境中，开发人员终于能够充分发挥 FPGA 的灵活性了。例如在典型的环境中，物理硬件组件的大多数实际放置位置会造成FPGA与外设的连接极为复杂，而这一方面也是高密度 BGA 封装造成的问题。解决方法之一就是在 FPGA 内部来解决部件之间布线的复杂性，通过 FPGA 可重新配置的引脚和内部布线功能来实现板上连接线路的战略安排。

我们在这里用 FPGA 的引脚再分配和内部布线功能解决板上布线难题，还有可能减少板上空间占用和层数要求。这一理念同样依赖于平台级的软硬件与 FPGA 开发环境，只有这样才能支持硬件与 FPGA 域之间的智能和自动引脚交换。

此外，这种一体化设计方案还将实施可提升设计流程抽象程度的全局软件系统变成了一种可能，如可采用图表或图形化嵌入式设计方法，实现软硬件域的同步。由于 数据已经作为贯穿于一体化设计环境所有域的统一实体而存在，所以与采用一系列独立工具的系统不同的是，单个域中较高级的设计抽象不会增加设计数据流的复杂 性。

这种设计抽象的自然延伸的目的是实施软件元素与其所依附硬件能有效分离的高级嵌入式层。这些插入的层实现了处理器与其他硬件(如内存和外设)之间接口的标 准化，因而无需再考虑 I/O 配置和总线系统的底层硬件复杂性问题。无论是进行传统设计更新、不同产品模式配置、现有 IP 重用，还是执行生产后期升级，FPGA 设计的再配置都将成为一个更简单、更低风险的过程。

在实践中，采用 Wishbone 总线架构、基于库的FPGA内核可同时支持处理器和外设。通过有效“包裹”器件，使其在架构上等同于其他处理器，该内核可以提取处理器接口，从而能够根据需要修改处理器，而不会影响 与其相连的外设，或者造成设计方案的被迫大幅修改。除了基于 FPGA 的“软”器件之外，上述理念还可扩展适用于混合型硬内核处理器、外部处理器以及片外独立外设和存储器器件。

新一代 FPGA 设计

本文介绍的一体化高级设计方法是通过发挥FPGA主机的可再编程功能实现的。所有应用的层和接口以及功能设计本身都自动包含在FPGA系统中。因此，与适用于“固定”ASIC 类 SoC 设计的传统流程不同，功能相当的高级 FPGA 能在不严重影响设计方案其他部分的情况下动态探索不同的硬件设计选择。