使用LLC 谐振转换器实现最优的数字电源控制

电压调节效果不变，因此拥有空负载到全负载ZVS的高效率和高功率密度

* 由于使用了ZVS并在零漏电压条件下进行开关操作，因此电磁干扰(EMI)更低，滤波要求也更低

* 集成变压器，无需外部并串联电感。磁化和漏电感同时也为拓扑的组成部分

* 低电流条件下进行开关的关闭操作，关闭损耗更低

* 没有二次滤波电感，实现了二次整流器的低电压应力(受限于二次输出电压)和零电流开关(ZCS)操作

谐振转换器驱动器用于调节半桥开关频率，最终达到调节输出的目的。但是，通过使用一个低成本的微控制器来调节频率、占空比和死区，你可以获得更好的总系统工作效率。图1显示了可变输入、可变输出的LLC转换器系统。数字控制方法支持使用任何调节器—包括比例积分微分(PID)和双极点双零点(2P2Z)等——因此可以简化系统自定义。

微控制器内部的嵌入式比较器和跳变区将会在系统出现短路、过载、过电压、低电压等情况时提供可编程保护。在控制软件中，软启动/停止功能可以避免出现浪涌电流，并降低有效噪声。可编程软瞬态选项可限制转换速率，而系统则维持规定的基准电压水平。利用综合占空比和频率控制对增益进行调节，可以实现更平顺的启动过程，并且不会产生过冲或者强浪涌电流。让系统在突发模式下运行涉及半桥脉宽调制器(PWM)的开/关控制，但这样做可以提高轻负载效率。最后，微控制器上的其他附加外围器件应允许用户对同步整流器进行控制。

图1a: LLC谐振转换器系统级结构图。

图1b: 数字控制系统。

在次级端，组合使用不同的二极管电路或者同步整流方法，可以提高整体效率，如图所示。我们可以将该微控制器放置于初级端或者次级端，具体取决于应用要求。

变压器漏感和磁化电感也作为LLC拓扑的组成部分，目的是最小化成本和尺寸。另外，也可以在样机试制期间以外部方式实现漏感，以简化设计和故障排查。除此以外，可以选用外部电感，为优化谐振回路设计以解决具体制造难题和设计取舍提供了灵活性。一些常见的谐振回路设计取舍考虑包括系统效率、工作频率、输出精度、转换比率、传导损耗与开关损耗、系统频率精度、最大/最小可达频率以及不断变化的输入-输出要求等。

软件流程

图2显示了单级LLC转换器控制软流程，其被划分为两个部分：控制相关算法所用的高速、高优先代码和初始化及后台任务所用的低速、低优先代码。

一般而言，编写高速代码的目的是获得最大效率，实现更大带宽的控制环路。该代码常使用中断服务程序(ISR)来调用，当此时会中断后台任务。就LLC转换器而言，其开关频率可变，可能会使用两个异步运行的ISR。一个ISR用于处理控制环路算法，并以固定频率调用，目的是与采样要求和控制规定相符。第二个ISR用于处理PWM模块更新，并以PWM开关频率(变量)调用，目的是允许同步更新和最小化控制环路计算与更新之间的延迟。

当没有ISR处于活跃状态时在剩余时段执行较慢的后台循环。这也就是执行一些系统任务的时候，例如：设备检测、软启动、开/关延迟、保护机制、有源负载控制与通信等。我们建立一个任务状态机，其为后台代码的组成部分。分别使用1ms、5ms和7.5ms用户定义时段配置三个 CPU 计时器，根据这些计时器来分组（A1, A2, A3…, B1, B2, B3…, C1, C2, C3…）执行任务。在每组内，以“循环”方式执行任务。例如，如果每5ms执行一次B组，并且B组共有3项任务，则每个“B任务”会每15ms执行一次。我们可以使用C编写“慢”任务，因为使用汇编代码编写谐振转换器控制算法需要花费更多的时间。

图2: LLC谐振转换器控制软件流程图。SR PWM计时考虑因素

同步整流器(SR)电流具有正半波正弦形状。理想的SR计时在非零正电流期间MOSFET导通，并在其他时段截止，这种操作方式与二极管一样。这意味着，SR会在电流开始时的零电流下导通，并在电流结束时的零电流下关断，从而实现零电流开关(ZCS)。

根据初级端开关计时，可以轻松地实现SR开通计时。这是因为，当初级端开关开通时，SR电流在半周期之初开始流动。通过同时或者在其相应初级端半桥PWM之后不久设置SR PWM为开通状态，可在SR开通期间实现ZCS。SR关断计时要更难实现一点。这是因为，SR关断电流零交叉点随频率变化。在谐振频率以上，SR电流实际上永远不会在半周期结束以前达到零。在这种情况下，SR关断计时刚好在半周期末尾处。尽管没有实现 ZCS，但这种方法的功耗最校谐振频率时，SR电流在半周期末尾处达到零。这种情况下，SR关断计时也在半周期末尾处，但却可以实现 ZCS。在谐振频率