微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 电源设计 > 用20位DAC实现1 ppm精度——精密电压源

用20位DAC实现1 ppm精度——精密电压源

时间:12-05 来源:互联网 点击:

填充物具有一定的作用,但无法补偿因PCB变形等局部应力源在封装上直接产生的压力带来的较大应力。印刷电路板越大,封装可能承受的应力越大,因此即使在小型电路板上也应安装敏感电路——通过柔性或非刚性连接器与大系统相连。如果必须使用较大电路板,则应在敏感元件周围,在元件两面或(最好)三面割些应力消除切口,可极大地减少因电路板弯曲给元件带来的应力。

  长期稳定性

  在考虑噪声和温度漂移的基础上,还需考虑长期稳定性。精密模拟IC虽然非常稳定,但确实会发生长期老化变化。AD5791在125°C的长期稳定性一般好于0.1 ppm/1000 小时。虽然老化不具累积性质,但遵循平方根规则(若某个器件的老化速度为1 ppm/1000 小时,为√2 ppm/2000 小时,为√3 ppm/3000 小时等等)。一般地,温度每降低25°C,时间就会延长10倍;因此,当工作温度为85°C时,在10000小时的期间(约60星期),预计老化为0.1 ppm。以此外推,在10年期间,预计老化为0.32 ppm。即是说,当工作温度为85°C时,在10年期间,数据手册直流规格可能漂移0.32 ppm。

  电路构建和布局

  在注重精度的电路中,精心考虑电源和接地回路布局有助于确保达到额定性能。在设计PCB时,应采用模拟部分与数字部分相分离的设计,并限制在电路板的不同区域内。如果DAC所在系统中有多个器件要求模数接地连接,则只能在一个点上进行连接。星形接地点尽可能靠近该器件。必须采用足够大的10 µF电源旁路电容,与每个电源引脚上的0.1 µF电容并联,并且尽可能靠近封装,最好是正对着该器件。10 μF电容应为钽珠型电容。0.1 µF电容必须具有低有效串联电阻(ESR)和低有效串联电感(ESL),如高频时提供低阻抗接地路径的普通多层陶瓷型电容,以便处理内部逻辑开关所引起的瞬态电流。各电源线路上若串联一个铁氧体磁珠,则可进一步防止高频噪声通过器件。

  电源走线必须尽可能宽,以提供低阻抗路径,并减小电源线路上的毛刺效应。利用数字地将快速开关信号(如时钟)屏蔽起来,以避免向电路板上的其他器件辐射噪声,并且不得靠近基准输入,也不得置于封装之下。基准输入上的噪声必须降至最低,因为这种噪声会被耦合至DAC输出。避免数字信号与模拟信号交叉,电路板相反两侧上的走线应彼此垂直,以减小电路板的馈通效应。

  基准电压源

  维持整个电路性能的是外部基准电压源,其噪声和温度系数直接影响系统的绝对精度。为了充分发挥1 ppm AD5791数模转换器的性能,基准元件和关联元件应具有与DAC不相上下的温度漂移和噪声规格。虽然离温度漂移为0.05 ppm/°C的基准电压源仍相去甚远,但0.1 Hz 至10 Hz范围噪声低于1 μV p-p的1 ppm/°C和2 ppm/°C基准电压源确实存在。

  结论

  随着精密仪器仪表以及测试和计量应用对精度的要求不断提高,人们正在开发精度更高的元件,以满足这些需求。此类器件具有1 ppm级精度规格,用户无需进一步校准,而且简单易用。然而,在设计这一精度级别的电路时,必须考虑多种现实环境因素和设计相关因素。精密电路性能的成功与否取决于对这些因素的考虑和理解是否到位,取决于选择正确的元件。

  附录

  图8所示为一种典型的现代1 ppm DAC解决方案的功能框图。电路核心由两个16 位数模转换器构成——一个主DAC和一个辅助DAC——其输出经缩放和组合后产生更高的分辨率。主DAC输出与经衰减的辅助DAC输出相加,使辅助DAC填补主DAC LSB步长之间的分辨率间隙。

  

  图8. 分立1 ppm DAC解决方案。

  组合后的DAC输出需要为单调性,但线性度无需极高,因为高性能是通过精密模数转换器的恒定电压反馈取得的,该转换器校正固有的元件误差;电路精度受ADC的限制而不受限于DAC。然而,由于恒定电压反馈的要求以及不可避免的环路延迟,这种解决方案速度较慢,建立时间达数秒。

  尽管这种电路能够并且经努力可以取得1 ppm的精度,但设计难度较大,很可能需要重复设计多次,而且需要通过软件引擎和精密ADC来实现目标精度。为了保证1 ppm的精度,ADC还需进行校准,因为目前市场上还没有保证1 ppm线性度的ADC。图8所示简图只是概念的展示,真实的电路要复杂得多,涉及多个增益、衰减和求和级,包括多个元件。同时还需要复杂的数字电路,以方便DAC与ADC之间的接口,更不用说用于误差校正的软件了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top