基于FPGA的多普勒测振计信号采集系统的设计方案

针对遥感系统的工作环境特点、待处理信号的频谱特征以及系统信噪比等要求，综合比较多种信号采集系统方案的优缺点，本文提出了一种基于FPGA的激光多普勒测振计信号采集与处理系统的设计方案，该方案可以实现光声浅海地形遥感探测中的水声信号的实时采集与处理。

1 系统总体结构

激光多普勒测振计信号采集与处理系统要求既要具有高速实时的采集和处理能力，也要具有丰富的外部接口，同时，考虑到系统稳定性和灵活性的要求，采用核心板和底层板结合的硬件结构。系统原理框图如图1所示，FPGA 芯片采用Atera 公司的Cyclone Ⅱ 系列EP2C5Q208C8N,它采用90 nm 工艺，具有4 608个逻辑单元。此外，系统还包括信号调理模块、A/D转换电路模块、D/A 转换电路模块和外部接口单元等部分组成。

系统采用±15 V 电源供电，选用多块电压转换芯片，提供5 V,1.8 V,3.3 V和1.2 V电压。

2 信号采集和处理系统设计

2.1 硬件电路设计

激光多普勒测振计信号采集与处理系统采用核心板和底层板结合的硬件结构，核心板主要包括FPGA芯片、串行配置芯片(EPCS)、联合测试调试接口(JTAG)，其通过108个引脚插针与底层板插座一一对应连接。

底层板电路主要包括电源转换电路、信号调理电路、A/D转换电路、D/A转换电路和串行通信转换电路。

电源转换电路通过7805 稳压芯片、AMS1117 稳压芯片和LM1085稳压芯片实现电源电压的转换，为系统提供5 V,1.8 V,3.3 V 和1.2 V 电压。信号调理电路模块包括两路差分放大电路，每路差分放大电路由一片高性能的全差分音频运算放大器芯片OPA1632 构成。A/D 转换电路模块是在四通道16 位求和型模数转换芯片ADS1174、稳压芯片REF1004 以及集成运放芯片OPA350的基础上实现的，高速状态下，ADS1174芯片速度可以达到52 KSPS,并支持多通道并行处理。采用DAC8551 和REF02 稳压芯片实现D/A 转换，DAC8551是一款16 位电压输出模数转换芯片，REF02 稳压芯片为DA芯片提供2.5 V的参考电压。由于RS 232在通信领域的广泛应用，本文设计系统采用RS 232 串行方式进行通信，考虑到激光多普勒测振计信号采集与处理系统中FPGA 接口电路是TTL 电平，所以需要经过MAX3232芯片实现与RS 232标准电平的转换。硬件电路板如图2所示。

2.2 FPGA逻辑设计

在FPGA逻辑设计中，采用ALTEra公司的QUARTus Ⅱ综合开发环境对FPGA进行设计、仿真和调试，实现信号的采集和处理功能，FPGA逻辑设计工作流程图如图3所示。

在工作过程中，FPGA首先检测是否接收到数据采集完毕的使能信号，如果没有接收到就一直进行检测，如果收到就读取16 位数据并缓存。当FIFO 接近全满状态时启动数据处理逻辑，数据处理逻辑通过一系列乘加运算结合流水线的设计方法实现，并将运算结果适当截位输出给双口RAM.双口RAM 拥有两套完全独立的数据线、地址线和读写控制线，当检测到有数据输入时，读地址开始加1,否则读地址保持不变。上位机准备就绪，即双口RAM 数据准备输出时，双口RAM 写地址开始加1,通过串行接口将数据输出。在输出模拟信号时，只有当DAC8551芯片输入寄存器接收到24位数据，同时同步信号为低电平时，才能启动D/A转换逻辑。下面将介绍几个典型数字逻辑模块的关键设计点。

(1)时钟模块

本设计中外部晶振提供给FPGA的时钟为50 MHz,时钟模块的功能就是根据设计要求，利用锁相环以及使能时钟的设计方法为各个模块提供所需的时钟信号。通过锁相环配置工具将50 MHz的系统时钟进行1/2分频，从而产生频率为25 MHz并满足时序约束的主时钟。使能时钟设计，即不增加新的时钟，而只是利用原有主时钟，让分频信号作为使能信号来使用，通过该设计对主时钟进行1/16分频，为信号处理模块提供工作时钟。

(2)A/D逻辑模块

A/D 逻辑模块的任务是根据ADS1174 的转换时序图，在芯片的引脚发出或接收相应的信号，使得ADS1174完成启动、配置和数据读取操作。其控制操作如下：首先配置ADS1174 的相关参数，包括运行模式、接口类型等，然后通过查询ADS1174的DRDY信号来判定数据转换是否完成，开始读取数据，最后将读得数据进行串并转换，同时完成数据的缓存。A/D逻辑模块每完成一次信号采样，则等待下一次触发脉冲的到来。

(3)数据处理模块

数据处理模块的功能是提取出多普勒测振计信号中的频移信号，本设计采用如图4 所示的信号处理算法，通过微分和乘加运算，同时结合流水线的设计方法来实现。微分运算的处理是将前一个数据延迟一个单位时间，用当前的数据减去前一个数据得到的。通过宏模块构建16 b × 16 b有符号乘法器来实现乘法运算，同时