资深工程师教你：如何一步步做好EMC设计

2)如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之间应加隔离增加π形滤波电路)。

　　(3)注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。此措施可解决许多疑难问题。

　　(4)电路板合理分区，如强、弱信号，数字、模拟信号分开。尽可能把干扰源(如电机，继电器)与敏感元件(如单片机)远离。

　　(5)用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。

　　(6)单片机和大功率器件的地线要单独接地，以减小相互干扰。大功率器件尽可能放在电路板边缘。

　　(7)在单片机I/O口、电源线、电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显着提高电路的抗干扰性能。

　　2.3 提高敏感器件的抗干扰性能

　　提高敏感器件的抗干扰性能是指敏感器件尽量减少对干扰噪声的拾取，以及从不正常状态尽快恢复正常的方法。提高敏感器件抗干扰性能的常用措施如下。

　　(1)布线时尽量减少回路环的面积，以降低感应噪声。

　　(2)布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦合噪声。

　　(3)对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或接电源。

　　(4)对单片机使用电源监控及看门狗电路，可大幅度提高整个电路的抗干扰性能。

　　(5)在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字电路。

　　3 实际应用中的设计要点

　　3.1 精心做好板层的定义

　　对于多层PCB板的分层，从EMC角度出发并综合其它因素，给出优选的层设置如表1所示。地平面EMC的主要目的是提供一个低阻抗的地，并且给电源提供最小的噪声回流。在实际布线中，位于两地层之间的信号层和与地层相邻的信号层是PCB布线时的优先布线层。高速线、时钟线和总线等重要信号线应在这些优先信号层上布线和换层。

　　具体到六层板布局，优先考虑方案1，首先其电源平面和地平面相邻;其次地平面均与信号层相邻;布线时优选层S2，将那些高di/dt的信号(如时钟线)尽量放在这一层，其次选S3、S1层。主电源和其对应的地在第4层和第5层，层厚设置时，增大S2～P1之间的间距，减小P1～G2之间的间距。具体数值要通过阻抗匹配公式计算得出。当成本要求较高时，可采用方案2，优选布线层S1、S2。方案3则保证了电源、地平面相邻，减少了电源阻抗;但只有S2才有好的参考平面。方案4适用于对于少量信号要求高的场合，它能提供最好的布线层S2。

　　3.2 寻找最佳布局

　　PCB设计者的主要设计和布局的内容之一是保证不发生隔离层重叠的情况。如果出现重叠的隔离层，就会在重叠的隔离层部分产生有限大小的电容。

　　首先要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后，再确定特殊元件的位置。最后根据电路的功能单元，对电路的全部元器件进行布局。尽可能地缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。

　　有些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。

　　3.3 制定合理的布线规则

　　布线没有特定的标准，只有电子工程师在多年的电路设计过程中总结出的一些设计规范和设计原则。我们在电路设计时，运用这些规范和原则，对电路的整体布局和线路的铺设进行抗干扰设计的整体把握和预测，不仅能减少设计成本，还能减少电磁干扰问题的出现。

　　布线时为减少串扰应采用以下一些设计原则：最小化元件间的物理距离;最小化并行布线走线的长度;元件要远离互联接口及其他容易受数据干扰及耦合影响的区域;对阻抗受控走线或频波能量丰富的走线提供正确的终端;避免互相平行的走线布线，提供走线间足够的间隔以最小化电感耦合;相邻层上的布线要互相垂直，防止层间的电容耦合;降低信号到地的参考距离间隔;降低走线阻抗和信号驱动电平等。

　　4 结束语

各种干扰设备的辐射很复杂，要真正完全消除电磁干扰是不可能完成的任务。但是可以根据电磁兼容性的基本原理采取措施来最大限度地减小电磁干扰，并使之控制在系统可容纳的范围之内，从而保证系统或设备可靠运行。随着EMC学科的日益发展，相信越来越多的抗EMI措施会涌现出来。针对不同的电子系统具体分析论证，一定可以总结出针对该系统的、最有效最合适的EMC方案。