详细讲解Xilinx+ModelSim的FPGA仿真

自动生成)。如下图所示：

这一操作实际上相当于在ModelSim主窗口的脚本区域输入命令

vlib simprimes_ver

vmap simprimes_ver simprimes_ver

第四步：这一步有两种方法实现，这两种方式是等效的

(1): 在modelsim的命令栏上，打下如下命令：

vlog -work simprim_ver $xilinx/verilog/src/simprims/*.v

其中的$xilinx是Xilinx ISE的安装路径，你把这个改成你的就行了。编译完之后，你会发现你的工程文件夹下出现了一个simprim文件夹，里面又有很多个文件夹。这些就是我们要的库了。

(2): 在主窗口选择[Compile] / [Compile]命令，弹出[Compile Source Files]窗口，然后选择$xilinx/verilog/src/simprims/目录下的所有*.v文件，点击Compile按钮执行编译。

第五步：按照第三步中的任意一种方式编译其它两个库，对应的命令行是：

vlog -work unisim_ver $xilinx /verilog/src/unisims/*.v

vlog -work xilinxcorelib_ver $xilinx /verilog/src/XilinxCoreLib/*.v

第六步：库文件编译好了以后，为了方便以后使用，可以修改ModelSim.ini配置文件，打开配置文件之后，可添加对Xilinx仿真库的映射。经过修改后，Xilinx ISE+ ModelSim进行各个阶段的仿真就不会出现任何的错误了。PS：有的人反映，在仿真过程中，有时还需要指定库的路径，其原因就是ModelSim.ini文件没有配置正确。

如果还需要其它的仿真库支持，例如abel_ver, cpld_ver，可按照上述的1~5步完成这些仿真库的添加。

完成上面的步骤后，如果重新打开ModelSim，发现下面的库文件的话，就说明，你的仿真环境建立好了，接下来就可以做你该做的事情了。

3. ModelSim常用命令

在作FPGA开发时，由于需要屡次的修改源文件进行调试，因此，每次仿真都不可避免的要进行编译。这道程序比较麻烦，ModelSim提供了一个捷径，即我们只需要编写一个*.do文件，然后再ModelSim命令行里键入do *.do就可以替代这一麻烦过程。

下面以Giga Eth MAC开发仿真为例，说明一下*.do的语法结构，如下图所示：

(1) vlib work >> 由于vlib<库名>，表示创建一个库，因此vlib work表示创建一个work库，这里的work是库的名称。

(2) vmap work work >>vmap表示映射库，前一个work表示以创建的库的名称，后一个work表示当前ModelSim工作目录下的文件夹，即将一个名为work的库映射到当前目下的work文件夹。

(3) vlog -work work C:/Xilinx91i/verilog/src/glbl.v >> vlog表示编译源代码，”-work”表示其后面跟着的参数表示编译完的源文件要存放的位置，最后的参数表示源文件的位置，即该语法表示，将文件C:/Xilinx91i/verilog/src/glbl.v编译，得到的编译后的文件，存放在当前工作目录下的work目录下。

最终的仿真结果如下图所示：