集成式微型模块接收器缩小多样化基站设计

LTM9002-AA 使用一个双路、14 位、125Msps ADC，两个 26dB 固定增益放大器，还包括一个为在满标度范围内进行调节而配置的 12 位双路 DAC，如图 1 所示。内部抗混叠滤波器将输入频率限制为低于 170MHz，这对于具宽信号带宽的 140MHz IF 来说是完美的。也可能有其它配置，而且这些配置易于实现。放大器呈现一个 50Ω的差分输入阻抗和 ±50mV 的输入电压范围，或 –16dBm。这个默认的范围通过将 SENSE 引脚连接到 VDD 来设定，并能以 3 种方式调节。对于 –3dBm 的较小范围来说，SENSE 引脚可以连接到 1.5V。通过将 SENSE 引脚连接到 VDD 或 1.5V，可以使用内部基准。通过将 0.5V 至 1.0V 电压加到 SENSE 引脚上，可以使用一个外部基准。辅助 DAC 为选择范围提供最终选择。或者，对该变化范围的微调 (如平衡两个通道的增益) 可以用外部基准或辅助 DAC 进行。

多种省电模式中包括独立地禁止放大器或 ADC。ADC 有两种停机状态：“打盹” (NAP) 模式和 “睡眠” (SLEEP) 模式。在 NAP 模式，内部基准仍然偏置，以在启动后的 100 个时钟周期内恢复转换。在 SLEEP 模式，基准被关断，启动需要几毫秒时间。还提供时钟占空比稳定器功能，并为准确闭锁输出数据提供一个输出时钟信号。两个通道可以在独立的并行总线上输出，或多路复用到单个并行总线上，以节省处理器引脚。

　　连接到模拟输入

LTM9002 的模拟输入呈现 50Ω 的电阻性差分输入阻抗，该阻抗在大多数情况下与信号通路准确匹配。输入共模电平应该约为 VCC/2。传统上，就驱动电流、建立时间以及对采样和保持切换的非线性特性的响应而言，ADC 的输入需要相当留心。就最低失真性能而言，ADC 输入的共模电平必须为特定 ADC 前端而优化;就最佳信噪比 (SNR) 性能而言，信号摆幅必须利用 ADC 最大输入范围。所有这一切都由 LTM9002 处理。

　　连接到数字输出

LTM9002 采用标准CMOS输出缓冲器，这些缓冲器从 OVDD切换到OGND。OVDD可以从0.5V变化到3.6V，适合很多不同的逻辑电路系列，OGND可以高达1V。因为 LTM9002电源是内部旁路的，所以无需本机电源旁路电容器。用于数字输出缓冲器的电源应该连接到为被驱动的逻辑电路供电的电源上。例如，如果转换器驱动一个由1.8V电源供电的DSP，那么OVDD应该连接到同一个1.8V电源上。较低的OVDD电压还有助于降低数字输出对模拟或时钟电路的干扰。OVDD 和OGND与ADC电源和地是隔离的。一个与输出串联的内部电阻器使输出对外部电路呈现 50Ω阻抗，因此可以无需外部阻尼电阻。

　　电源与旁路

LTM9002 需要一个 3.0V 的电源。为了优化 LTM9002 内部每一个构件的性能，需要使用多个电源引脚。从内部看，每个电源都旁路到非常靠近芯片的地，以最大限度地降低耦合噪声。传统 ADC 电路板布局的一个常见问题是，从旁路电容器到 ADC 的长走线降低了系统性能。LTM9002 中具内部旁路电容器的裸片结构提供了有可能实现最靠近的去耦，且无需外部旁路电容器。

　　结论

多样化基站应用需要良好的 ADC 通道至通道匹配和隔离，而且不耗费太多宝贵的电路板空间。在匹配、隔离和电路板空间的限制下，驱动高性能 ADC 具有足够的挑战性。LTM9002 集成式双路 IF/基站接收器子系统满足了所有这些需求，同时去除了给 ADC 和驱动器配对的设计任务。与采用分立组件可能实现的其它解决方案相比，通过集成无源滤波和电源旁路，总体尺寸极大地减小了。LTM9002 的微型模块封装本身就是为了最大限度地提高集成组件的性能而开发的。