基于FPGA的MⅢ总线与RS422通信协议转换板的设计

具体工作时，当数据流向为RS422串口到MIII总线时，NIOSII处理器可将数据从RS422串口接收缓冲存储器中读出，并输出至MIII总线发送缓冲单元中，同时还将数据发送到外部的SRAM中进行存储；而当数据流向为MIII总线到RS422串口时，其方式其之类似，其不同点是由于MIII总线的传输速率远大于串口的传输速率，因而要插入相应的等待和协调控制信号。
(2)MIII总线收发
MIII总线收发功能则独立于Nios系统。它充分利用FPGA可灵活配置的特点，并用VerilogHDL语言实现MIII总线的实时性和可靠性要求较高的关键部分，然后模拟MIII总线的逻辑功能，最终实现MIII总线数据、地址的收发以及与Nios系统通过自定义的接口实现通讯。MIII总线的信号时序如图4所示。

该转换板的读写时序可用VerilogHDL语言描述，然后采用有限状态机实现上述操作，并用Quartus II进行时序仿真，其仿真波形如图5所示。本文采用的是用时钟同步输出信号的Moore型状态机，该方式可有效消除状态机输出信号的毛刺。

3．4 接口电平转换电路
由于FPGA可编程器件的输入／输出电平通常是3．3 V，而对接MIII总线设备是OC门输入／输出。OC门又称集电极开路(漏极开路)电路，其内部电压为+5 V。所以，FPGA的输入／输出需要进行两次电压转换。
其中，第一次电压转换是把FPGA输入／输出电平的3．3 V转换为5 V电平。由于数据信号是读写双向的，而地址和控制信号是单向的(由MIII总线发送到对接MIII总线设备)，因此，其数据信号应当用74LS245芯片来进行转换，而地址和控制线则应用74LS244芯片来转换，其电路原理如图6所示。

由于对接MIII总线设备内部是OC门输入／输出，而且由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻到电源。一般情况下，OC门会使用上拉电阻以输出高电平，此外，为了加大输出引脚的驱动能力，选择上拉电阻阻值的原则是降低功耗及芯片的灌电流能力应当足够大，从而确保足够的驱动电流足够小。基于此原则，本设计选择上拉电阻阻值为680Ω。其具体的电平转换电路原理图如图7所示。

FPGA输入／输出的信号，经过以上两个步骤的电平转换，就能符合MIII总线对接设备的输入／输出信号要求。至此，只需MIII总线转换板输入／输出的地址、数据和控制信号按照MIII总线时序进行收发，就可以实现MIII总线通信。

4 结束语
本文介绍了某型火控电子设备的专用数据通信总线(MIII总线)转换板的设计方法，给出了MIII总线的总线通信功能。同时介绍了应用F-PGA实现MIII总线部分电路的实现方法。事实上，利用FPGA可简化系统结构，缩短设计周期，提高系统的性能和可扩展性。目前，该转换板经过与某型火控电子设备联调证明，其功能正常，工作稳定，且已得到了用户好评，收到了良好的社会和经济效益。