冗余时钟源的平滑时钟切换
0.21 | |||
70.00 | 2.86 | 0.71 | 0.18 |
80.00 | 2.50 | 0.63 | 0.16 |
90.00 | 2.22 | 0.56 | 0.14 |
100.00 | 2.00 | 0.50 | 0.13 |
从上图可以看出,单位周期相位校正(PCC)和时钟切换时间曲线呈指数变化。PCC值越大,切换时间就越短。而PCC值越小,切换时间则呈指数级增加。请注意,我们就该曲线图做了如下假设:(a)PLL为线性相位错误校正,(b)PLL响应是在理想状态下,没有过冲或下冲。而在现实情况下,切换时间会比这里显示的要长,而且很大程度上取决于PLL系统响应。此外,我们还要注意,PCC值不变的情况下,时钟频率越高,切换时间会越短。
基于DCXO的故障安全器件实际系统应用的经验数据显示,20飞秒的PCC足以满足100-200 MHz频率范围的数据通信应用需求。在PCC为20飞秒的情况下,时钟切换造成的相位冲突微不足道,不会对系统性能造成不利影响。为此,我们建议50 MHz的参考时钟应采取的方案为20飞秒的PCC对应10 ms的切换时间。
动态平滑切换器件的设计通常包括两个功能块,如下所述:
1. 丢失参考时钟或错误相位误差检测器电路:这将提供错误输出,显示正在启动时钟切换。必须规定用复位输入引脚对错误输出进行复位。
2. 参考时钟切换电路:检测到错误后,电路将被切换到子参考时钟。子参考时钟可以是外部时钟源,也可以是晶振。在切换时间内,必须降低PLL带宽以实现平滑切换。
本文介绍了冗余时钟发生器源实现平滑时钟切换的不同方法,以及不同冗余时钟发生器的优劣势。基于PLL的动态时钟切换可平滑无误地实现时钟切换,建议使用该方法。动态时钟切换的关键要求是,应特别注意单位周期相位校正(PCC)的问题。在检测到时钟错误或丢失情况下,以上建议的动态时钟切换的独特特性能够实现从母时钟源到子时钟源或晶振的平滑时钟切换。
图片文字说明:
图1.bmp:本图显示了不同参考频率下的单位周期相位校正(PCC)和切换时间。
参考资料:
http://www.cypress.com/?rID=12622 – 了解赛普拉斯的零延迟缓冲器
http://www.cypress.com/?mpn=CY23FS04ZXI – 赛普拉斯的DCXO产品系列
- 非常实用: 2.4G天线设计指南(赛普拉斯工程师力作) 上篇(11-10)
- 非常实用: 2.4G天线设计指南(赛普拉斯工程师力作) 下篇(11-10)
- 使用QDR-IV设计高性能网络系统之二(06-08)
- 基于Zigbee技术家用无线网络的构架(12-14)
- 无线通信领域中的模拟技术发展趋势(蜂窝基站)(09-22)
- 新一代移动通信系统及无线传输关键技术(06-19)