使用QDR-IV设计高性能网络系统之二

到地址奇偶错误后，写操作就会被忽略，以防止损坏存储器。但是，如果输入地址错误，仍会继续执行读操作，但存储器会发送出假数据。

PE#为低电平有效信号，表示地址奇偶错误。检测到地址奇偶错误后，PE#信号在8个周期（QDR-IV XP SRAM）或5个周期（QDR-IV HP SRAM）内被设置为0。它将保持置位状态，直到通过配置寄存器清除了错误为止。处理完地址翻转便表示完成了地址奇偶检查。

PE#转为低电平后，会停止存储器操作，并使用配置寄存器将PE#复位为高电平。此外，由于发生AP错误的写操作也被阻止，所以需要向存储器重新编写数据。

在本系列第三部分，我们将探讨校正问题，其中包括矫正训练、控制/地址校正和读写校正，以及纠错码（ECC）和QDR-IV存储器控制器的设计建议。