数字触发器原理与亚稳态特性

图3.29是一个简化的数字触发器原理图。在这个例子中，为放大器提供了对称的正、负电压。正反馈电路把电容C上的任何正电压驱动到电源正电压，或者把电容C上的任何负电压驱动到电源负电压。

当用时钟驱动时，电路会稳定在正电平状态，或负电平状态。所有的触发器都这样工作或具有类似的工作原理。

图3.29下面的部分是触发器的时序图。在时钟驱动时，开关S2打开很短一段时间。当S2打开时，S1关闭，将电容C充电到输入电压VIN。当S2又一次关闭时，周期结束，通过R1的正反馈使放大器饱和，达到高电路使状态或低电平状态，并保持不变。

芯片生产商通过各种各样的电路使得S2和S1的时序很好地配合。但是无论采用什么样的电路，触发器总会出现来亚稳态效应。

如果输入信号是二进制逻辑信号，则它必然一直处于完全高电平状态，或者完全低电平状态。当S1关闭时，该触发器放大器一旦进入到某种状态，就会使电路一直保持在某个状态，或者另外一个状态。

如果触发器的时钟与输入信号同时发生变化会怎么样呢？当S1关闭时，电容C充电，电压随输入信号的变化而变化。当打开S1时，电容C会操持在开关打开时刻的充电电压。当S1打开时，如果数据输入正发生变化，我们可能在电容C上锁存一个接近零的电压。这看起来不是很像二进制。

触发器的建立和保持时间要求当S1打开时，数据不能发生变化。在同步数字系统内部，我们能够保证这些要求得到满足。而与外部的异步信号进行接口时，则不能阻止信号的时钟沿发生变化。

当开关S2关闭时，放大器从一个状态转变到另外一个状态所需要的时间取决于电压VCO从那一刻起，放大器电压的变化按指数函数变化，输出电压等于：

K是一个时间常数，与放大器带宽和反馈器件值有关。

如果输入电压在采样时刻碰巧接近于零，那么输出从一个电源端或另一个电源端断开可能会花费很长时间。这个变化过程称为亚稳态。

因为随后的逻辑转换需要达到90%以满足电压容限，因此在断定锁存操作完成之前必须等待放大器的响应完成。

如果输入电压距离零电平很接近，严稳态延迟时间可能会很长。如果严稳态时间为T秒，则输入电压和零电平之间应该相差多少呢？

将上式变换一下，设为在T时刻到达电源电压：

其中，VIN=输入电压与零电平之差
T=亚稳态延迟时间
K=取决于放大器和开关的时间常数
VCC=电源电压

上式在采样点处建立了输入电压和判决时间T之间的关系。判决时间指的是从触发器得到响应必须等待多长的时间。

用输入信号的上升时间，可以将电压VIN转换为时间偏移量。对于接近零电平的信号，其波形与上升沿变化率的斜率真成线性关系。如果输入信号的转换在时刻TW以内，其输入电压将会在VIN以内：

下式把结果都转换到时域当中，给出了输入信号到达时刻和等待响应时间之间的关系。

将式（）中的VIN代入式（）得到：

如果数据信号的上升沿在亚稳态窗口正负TW之外到达，输出延时会小于T称。如果数据信号的上升沿在亚稳态窗口正负TW之内到达，输出数据的延时会大于T秒。

所有的触发器会都表现出亚稳态的特性，其亚稳态窗口可以表述为：

常数C和K是所用的特定触发器的属性，而T是判决时间。