电容电压测量技术、技巧与陷阱

和实现。射频方法的不足之处在于它需要非常昂贵的设备、测试结构和射频探针。此外，它只适用于特征阻抗为50欧姆左右的传输线。如果器件阻抗并不是十分接近50欧姆，这种方法就不准确了。对于某些应用和用户而言，射频测量的配置和分析过程可能太复杂，在这些情况下，经典的交流阻抗测量方法可能更适合。

C-V参数提取的局限性

在探讨C-V测试系统的配置方法之前，了解半导体C-V测量技术的局限性很重要。这些限制有：电容从10fF到1uF法；电阻从0.1欧姆到100M欧姆；小电感从1nH到10mH。

栅介质：可以提取的等价栅氧厚度范围从不到10纳米到几百纳米；可以检测出的电介质玷污浓度从每平方厘米5e9个离子到约1e13个离子，界面阱范围从约1e10/cm2到1e13/cm2电荷左右(取决于器件结构)。现代仪器和探针台的超低电容测量功能能够测量更厚的叠层电介质。

MOS掺杂：可以提取MOSFET的掺杂分布情况，灵敏度范围从约1e14/cm3到1e18/cm3，掺杂深度从0.01μm到10μm。少数载流子寿命从1μs到10ms，可从C-V测量中测得10μs的寿命时间。

PN和肖特基结掺杂：可在0.1μm到100μm的深度范围内测出约1e13/cm3到1e18/cm3的二极管载流子浓度。

FET和BJT建模参数：除了测量器件和材料特性之外，C-V测试还可进行直接测量用于构建FET和BJT晶体管中的参数。

特别要注意很多因素都会影响这些参数提取范围，例如最大电压值、器件尺寸和栅氧厚度。幸运的是，有很多文献能帮助广大研究人员和工程师判断所需的测量范围是否与现在的C-V测量技术很好地匹配[4][5][6]。

连接与校正

尽管很多C-V测量技术本身相对简单，但是以一种能够确保测量质量的方式实现C-V测试仪与探针台的连接却不是那么简单。目前探针台使用的机械手和探针卡多种多样，当试图在一个探针台上同时支持I-V、C-V和脉冲式或超快I-V测量时，它们就会带来一些实际的问题。当进行I-V、C-V或超快I-V测量时，测量结果的质量与线缆的品质和所采用的探针台配置直接相关。

直流I-V测量最好采用低噪声同轴线缆和远程探测线。C-V测量需要使用具有远程探测线的同轴线缆，而且线缆长度要控制的非常精确。超快I-V测试需要50欧姆的同轴线缆，但是远程探测线却给超快I-V测试带来了阻抗失配的问题。射频C-V测量需要使用特殊的射频线缆和“地-信号-地”结构的探针以及校准基座。但不幸的是，这些接线方法与其它方法都不兼容。

通过吉时利实验室中的实验，我们选择了American Probe Technologies公司提供的探头配置(73系列或74系列)(如图4所示)。它的优势在于大多数探针台供货商都有供货。这种特制的探头是同轴的，带有一个开氏连接，其主体和屏蔽层都是浮空的，因此可用作I-V测量的驱动保护，或者通过跳接实现C-V和超快I-V测量的短接地路径。这类探针上的接头称为SSMC。

图4：American Probe Technologies的探头配置。

有三类线缆可用于实现与这类探针的高品质连接：SSMC到三轴线缆连接适用于直流I-V测量和一般性应用(直接或间接连接)；SSMC到同轴线缆连接可用于C-V或超快I-V测试(间接连接)；而更特殊的SSMC到SMA缆连接能够实现最佳的C-V测量性能，尤其是在较高频率下(直接连接)。图4给出了进行C-V测量的双探针配置方案。每个探针连接了一对同轴线缆，实现远程开氏检测连接。请注意两个探头体之间的跳线很短，这种跳线确保了探针之间具有良好的接地连接，这对高频测量很重要。

好的C-V测量取决于接地跳线的质量。随着频率的提高，好的接地跳线变得愈发重要。探头体必须跳接在一起，因为同轴线缆的屏蔽层实际上是C-V测试系统测量通路的一部分。如果屏蔽层没有靠近连接在一起，就会形成一个很大的回路，从而在测量通路中直接产生较大的电感，给电容测量带来很大的误差。

当有人想要采用与C-V测量系统相同的探针和线缆系统配置进行直流I-V测量时，按这种方式(如图5所示)跳接探针体的缺点就显而易见了。对于好的直流I-V测量，探针体必须浮动在保护电位上，这意味着当从C-V转换为I-V测试时，必须去掉这个跳线。如果探针台频繁在I-V和C-V测试之间转换，那么你很快就会发现去掉和重新放置这个跳线是一个非常费力费时的过程。

图5：跳接同轴线屏蔽层示意图。

吉时利研究出了一种新的接线技术(如图6所示)，能减少在I-V、C-V和超快I-V测试之间转换所需的重新连线时间。这种技术采用一种特殊的三轴线缆直接连接探头，但内部屏蔽层保持浮空或者与C-V同轴屏蔽层绝缘。这实际上是将外部屏蔽层跳接在了一起，保持内部屏蔽层浮空为直流I-V的驱动保护。这种三轴接头实现了一种简便而直接的与直流I-V三