混合信号设计需要更优化的系统

低功耗是集成电路设计的一个热点，目前在超大型超复杂的设计过程中，实现可靠的电源网络和最小的功率消耗已经成为设计团队面临的主要挑战。实现最优化的低功耗设计需要在设计流程的不同阶段权衡，成功的功率设计要求工程师准确高效地进行权衡。为了能够达到这一目的，设计师需要被授权使用正确的低功耗分析和最优化引擎，这些功能要求被集成在整个RTL到GDSII的流程中，而且要贯穿全部流程。

在设计流程中，所有的功率工具都相互完全集成在一起，同时与其他的分析和实施引擎整合在一起以实现多目标并行优化。如果由于缺乏一个整合的设计环境而无法解决这些相互关系中的任一环节，那么就会在激烈市场竞争中被竞争对手的低功耗设计击败。

当前，模拟设计流程及其团队与数字工作是完全隔离的。模拟集成电路很大程度上仍然是全部定制，而且需要艰辛的手工草图绘制。在传统的混合信号设计流程中，芯片完工修整需要手工干预，是相当耗时的一项工作，这对混合信号设计来说是一个非常大的挑战。

在一个真正的混合信号环境中，所有的模拟/数字设计以及验证引擎应该采用统一的数据库。为了满足当前高端混合信号设计的要求，这种解决方案很明显必须具备极高的容量和性能，例如在1分钟甚至更短时间内加载整个数据库、在数秒内完成全部模拟和数字层的刷新等。在全芯片层，设计环境必须在芯片完成阶段支持自动全局布线；此外，系统还必须支持全芯片混合信号提取和仿真。

针对65nm以及45nm的集成电路设计，其设计规模极其庞大，动辄上千万门以及成百上千个IP宏模块。就物理设计而言，大多采用层次化物理设计流程，经常需要重新延长物理实施中的绝大部分任务，它们都耗时数周，而且重新延长整个设计并不是什么稀罕的事，事实上是经常发生的，包括从头开始创建一个全新的布局规划图。

工艺过程的可变性、光刻技术、制造和良率问题是65nm以及45nm的设计复杂性另一方面的表现。工艺过程一系列化学机械研磨步骤引起整个晶圆表面以及晶粒表面厚度的变化，光刻效果成为影响制造可变性的最大贡献因素。所有这些影响的结果都会导致时序、噪音、功率损耗以及良品率的偏差。