■地址映像内存的写入功能生效
允许对地址映像内存进行写入作业。不过，它只允许微控制器在0xFF00至0xFF1F的内存区域写入数据。
■DMA参数内存的写入功能生效
允许对DMA参数内存进行写入作业。微控制器能写入这些参数，而且，这些参数也可以被状态机更新，例如：在进行DMA传输作业时，状态机可以改变它们。
■16位的递增/递减电路
在进行DMA传输作业时，16位的递增/递减可以用来更新参数值。递增电路是为了计算DRAM的目标地址，递减电路是为了计算字组。DMA参数内存的输出值会被送至此电路中，而且也会被送至16个多任务器中，以允许DMA参数被转译成地址，就好像它们来自于微控制器的地址总线（address bus）一样。
■零、壹和奇数值检测器
当DMA参数值被改变时，这个电路能够立即得知；如果DMA参数值是零、壹或奇数地址，这个电路也能够通知状态机。当DMA参数值是零时，状态机会清除DMA的请求旗标，以终止DMA作业，并将「完成DMA传输」的中断旗标设为1。
■微控制器的「地址锁定致能（address latch enable；ALE）」讯号之同步
能使微控制器的ALE讯号和FPGA 的时脉同步。微控制器的其它控制讯号也是采用类似的同步机制，但是它们位于主电路中。
■2：1多任务器/4位
此电路允许在每32 byte内存内的地址，可以被内存的一般功能控制，或被微控制器的总线控制（当韧体从这些缓存器中读出或写入，来改变地址映像或建立DMA传输时）。
■2：1多任务器/8位
它被使用在IDE区块内。它允许从微控制器的数据区域中，将数据加载至输出缓冲器内。
■2：1多任务器/16位
当执行一个DMA周期时，利用这个电路，可以从微控制器的地址总线（一般作业），切换成DMA参数内存的地址总线。
■2：1多任务器/16位
利用这个电路可以选择DMA参数内存的输入值；它是在更新的DMA参数（在一个DMA周期内）和微控制器的数据总线（当微控制器写入DMA设定值）之间做切换。单独设计这个16位的多任务器，是因为FPGA开发工具的「可设定的逻辑区块（configurable logic block；CLB）」之映像，无法将额外的逻辑闸纳入上列的那些2：1多任务器内（如此会浪费8个CLB，并在重要的时序路径上，增加额外的延迟时间），除非逻辑闸是在同一个电路设计图内。
■16至8位总线，三态（tri-state）缓冲器
此三态缓冲器允许一个16位总线的任一半字节（8 bit）去驱动一个8位总线。它可以让微控制器从宽16位的内存中读取数据。
■8至16位总线缓冲器
连接两个8位的总线成为一个16位总线（但FPGA开发工具并不会因此混淆）。
■8至16位总线缓冲器
连接一个8位的总线两次，成为一个16位总线（但FPGA开发工具并不会因此混淆）。此16位总线的任一半字节都是来自于此8位总线，如附(图三)。
■8位缓存器
一个8位缓存器，用来收集微控制器的地址位。
此外，由于不同的FPGA开发工具的性能差异，可能还需要：
●数个具有不同位数（例如：5至9位）的位移缓存器：它们在状态机中使用。可以避免因为在同一电路设计图内具有太多的符号，而使FPGA开发工具当机。
●正反器（在CLB中）：这是唯一的CLB正反器，以一个比在FPGA开发链接库（library）中还要小的符号来重设计。
●正反器（在IOB中）：这是唯一的「I/O区块（IOB）」正反器，以一个比在FPGA开发链接库（library）中还要小的符号来重设计。
FPGA电路算是此MP3播放机系统中，比较复杂的一部份，一般的OEM/ODM可以指定规格委外设计。另一个OEM/ODM厂商必须注意的是韧体的设计；或许韧体也可以委外设计，但是他们必须懂得如何使用底层韧体（汇编语言）所提供的应用程序接口（API），来设计上层的使用者程序（C语言程序）。
|
