ISA总线和Futurebus+总线

ISA总线
1． ISA总线的信号和 I／O端口地址
为了利用市场上丰富的各类中、低速适配卡，如声卡、CD－ROM适配器、以太网卡等，一些微型机如Pentium机主板上保留有ISA总线的插槽。ISA总线此时连接中、低速1／O设备，由PCI／ISA桥芯片提供对ISA总线的全面控制逻辑，包括中断和DMA控制。ISA总线的时钟频率典型值为8 33MHZ。
ISA总线的每个插槽由一个长槽和一个短槽组成。长槽每列有31个引脚，编号为A1－A31和BI－B31；短槽每列有18个引脚，编号为C1－C18和D1－D18。ISA槽上的引脚信号定义如表6.4所示。

表 ISA总线插槽上的引脚信号

A1-I/O CHKIB27T/CO
A2-A9SD7-SD0I/OB28BALEO
A10I/O CHRDYIB29+5V电源
A11AENOB30OSCO
A12-A31SA19-SA0I/OB31GNDI/O
B1GND电源C2-C8LA23-LA17I/O
B2RESET DRVOC9-MEMRI/O
B3+5V电源C10-MEMWI/O
B4IRQ91C11-C18SD8-SD15I/O
B5-5V电源D1-MEMCS16I
B6DRQ2ID2-I/0SS16I
B7-12V电源D3IRQ10I
B8-0WSID4IRQ11I
B9+12V电源D5IRQ12I
B10GND电源D6IRQ15I
B11-SMEMWOD7IRQ14I
B12-SMEMROD8-DACK0O
B13-IOWI/OD9DRQ0I
B14-IORI/OD10-DACK5O
B15-DACK3OD11DRQ5II
B16DRQ3ID12-DACK6O
B17-DACK1OD13DRQ6I
B18DRQ1ID14-DACK7O
B19-REFRESHI/OD15DRQ7I
B20SYSCLKOD16+5V电源
B21-B25IRQ7-IRQ3ID17-MASTERI
B26-DACK2OD18GND电源

表 ISA总线I/O端口地址的典型使用

I/O口地址
（16进制）设备（系统板上的外围电路）I/O口地址（16进制）设备（系统板上的外围电路）

计算机工业界提出了一个新概念：即插即用，简称PnP。就是说，新设备应只需简单的插入即可开始运行，不需要用户去拨动开关、插拔跳线以及复杂的安装软件来调整和重新配置系统。这意味着重新配置行为是自动完成的，并且对用户是透明的。
为此，Intel和Microsoft联手提出了一个即插即用ISA规范，该规范定义了ISA总线适配器卡最小实现功能集。它包括卡控制寄存器、逻辑控制寄存器和逻辑设备配置寄存器等一组寄存器，并定义了一初始化关键字序列和一个分离协议。以次，在PnP的BIOS或操作系统的支持下，能够读取这种新型ISA适配器卡的配置参数，也可以进行重新配置。
PnP ISA规范还不能做到识别什么样的适配器卡插在那个槽的地理位置，但它已能读取和从新配置这种PnP卡的配置信息。而且它允许PnP ISA适配卡与老式的ISA总线是配卡共存于系统中。

Futurebus+总线
正在发展的Futurebus+总线标准是VME国际贸易协会、IEFE微处理机标准委员会等团体以及来自公司、大学的专家们协作下开发的。其目标是开发一种真正开放的总线标准，使它能支持64位地址空间，64位、128位、256位数据传输，为下一代的多处理机系统提供一个稳定的平台。
Futurebus+的重要意义在于，它很可能取代当前微处理机的总线策略。尽管当前高档PC、服务器中尚未使用这一总线标准，同时Intel、IBM等主要计算机厂商仍致力于改进PCI总线性能，但作为技术发展的方向，我们应该关注Futurebus+的进展。
Futurebus+是一个高性能的异步总线标准。其技术要求是：

（1）一个与结构、处理器、技术无关的开发标准。
（2）基本上是一个异步数据定时协议。
（3）允许采用可选得源—同步式协议，用来实现高速得块数据传输。
(4)支持32位或64位寻址，数据线的长度动态可变（32位、64位、128位、256位），以满足不同带宽的要求。
（5）全分布式的并行仲裁协议及集中式仲裁协议，并支持线路交换式和分离业务协议。
（6）提供对容错和高可靠性系统的支持。
（7）提供对Cache共享存储器的支持。
（8）提供一个兼容的消息传递定义。
Futurebus+总线是迄今为止最杂的总线标准，覆盖了物理层和逻辑层。它既可用于CPU总线，也可用于高速外围总线而与PCI总线竞争。Futurebus+和PCI都支持很高的数据传输率，但PCI总线的物理范围较小，适合以低成本的小系统（如PC机），而Futurebus+的目标是提供灵活和宽广的能力，以满足各类高性能系统的要求，适合于高成本的较大规模计算机系统。