微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > MOS管封装简介

MOS管封装简介

时间:12-21 来源:互联网 点击:
主板的供电一直是厂商和用户关注的焦点,视线从供电相数开始向MOSFET器件转移。这是因为随着MOSFET技术的进展,大电流、小封装、低功耗的单芯片MOSFET以及多芯片DrMOS开始用在主板上,新的功率器件吸引了主板用户的眼球。本文将对主板采用的MOSFET器件的封装规格和封装技术作简要介绍。

  MOSFET芯片制作完成后,需要封装才可以使用。所谓封装就是给MOSFET芯片加一个外壳,这个外壳具有支撑、保护、冷却的作用,同时还为芯片提供电气连接和隔离,以便MOSFET器件与其它元件构成完整的电路。

  芯片的材料、工艺是MOSFET性能品质的决定性因素,MOSFET厂商自然注重芯片内核结构、密度以及工艺的改进,以提高MOSFET的性能。这些技术改进将付出很高的成本。

  MOSFET的封装形式

  封装技术也直接影响到芯片的性能和品质,对同样的芯片以不同形式的封装,也能提高芯片的性能。所以芯片的封装技术是非常重要的。

  以安装在PCB的方式区分,功率MOSFET的封装形式有插入式(Through Hole)和表面贴装式(Surface Mount)二大类。插入式就是MOSFET的管脚穿过PCB的安装孔焊接在PCB上。表面贴裝则是MOSFET的管脚及散热法兰焊接在PCB表面的焊盘上。

  常见的直插式封装如双列直插式封装(DIP),晶体管外形封装(TO),插针网格阵列封装(PGA)等。

  典型的表面贴装式如晶体管外形封装(D-PAK),小外形晶体管封装(SOT),小外形封装(SOP),方形扁平封装(QFP),塑封有引线芯片载体(PLCC)等等。

  电脑主板一般不采用直插式封装的MOSFET,本文不讨论直插式封装的MOSFET。

  一般来说,“芯片封装”有2层含义,一个是封装外形规格,一个是封装技术。对于封装外形规格来说,国际上有芯片封装标准,规定了统一的封装形状和尺寸。封装技术是芯片厂商采用的封装材料和技术工艺,各芯片厂商都有各自的技术,并为自己的技术注册商标名称,所以有些封装技术的商标名称不同,但其技术形式基本相同。我们先从标准的封装外形规格说起。

  标准封装规格TO封装

  TO(Transistor Out-line)的中文意思是“晶体管外形”。这是早期的封装规格,例如TO-92,TO-92L,TO-220,TO-252等等都是插入式封装设计。近年来表面贴装市场需求量增大,TO封装也进展到表面贴装式封装。

  TO252和TO263就是表面贴装封装。其中TO-252又称之为D-PAK,TO-263又称之为D2PAK。

  D-PAK封装的MOSFET有3个电极,栅极(G)、漏极(D)、源极(S)。其中漏极(D)的引脚被剪断不用,而是使用背面的散热板作漏极(D),直接焊接在PCB上,一方面用于输出大电流,一方面通过PCB散热。所以PCB的D-PAK焊盘有三处,漏极(D)焊盘较大。

  SOT封装

  SOT(Small Out-Line Transistor)小外形晶体管封装。这种封装就是贴片型小功率晶体管封装,比TO封装体积小,一般用于小功率MOSFET。常见的规格如上。

  主板上常用四端引脚的SOT-89 MOSFET。

  SOP封装

  SOP(Small Out-Line Package)的中文意思是“小外形封装”。SOP是表面贴装型封装之一,引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料和陶瓷两种。SOP也叫SOL 和DFP。SOP封装标准有SOP-8、SOP-16、SOP-20、SOP-28等等,SOP后面的数字表示引脚数。MOSFET的SOP封装多数采用SOP-8规格,业界往往把“P”省略,叫SO(Small Out-Line )。

  SO-8采用塑料封装,没有散热底板,散热不良,一般用于小功率MOSFET。

  SO-8是PHILIP公司首先开发的,以后逐渐派生出TSOP(薄小外形封装)、VSOP(甚小外形封装)、 SSOP(缩小型SOP)、TSSOP(薄的缩小型SOP)等标准规格。

  这些派生的几种封装规格中,TSOP和TSSOP常用于MOSFET封装。

  QFN-56封装

  QFN(Quad Flat Non-leaded package)是表面贴装型封装之一,中文叫做四边无引线扁平封装,是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴表面贴装芯片封装技术。现在多称为LCC。QFN是日本电子机械工业会规定的名称。封装四边配置有电极接点,由于无引线,贴装占有面积比QFP小,高度比QFP低。这种封装也称为LCC、PCLC、P-LCC等。QFN本来用于集成电路的封装,MOSFET不会采用的。Intel提出的整合驱动与MOSFET的DrMOS采用QFN-56封装,56是指在芯片背面有56个连接Pin。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top