基于ARM的心电信号处理系统设计

                                               图3 USB接口电路

3 FLASH ROM电路设计

在心电信号处理系统中，S3C44B0X是硬件部分的中央处理器，而实时操作系统μC/OS-II是硬件资源的调度中心，它就存放在FLASH ROM中，在每次系统初始化之后，由S3C44B0X将其复制到SDRAM中后，再进行应用程序的执行。

在本系统中使用的是SST公司生产的容量为1M×16bit的多用途FLASH存储器SST39VF160。ARM与FLASH接口电路如图4所示。

                                               图4 ARM与FLASH接口电路

当S3C44B0X复位时，它立即从0x00000000地址处开始取指令执行。因此，系统启动代码放在了地址0x00000000处，并把定位在0x00000000处的存储器称为BOOT ROM，在ARM系统中，通常都采用能够快速读取并方便重新写入的Flash ROM作为BOOT ROM。处理器对Flash ROM的接口不需要任何软件上的设置，在系统第一次上电时，CPU就可对Flash ROM进行读取了。

4 片外主存SDRAM的接口电路设计

在实时操作系统 μC/OS-II中，每个任务都有独立的堆栈，并且是由连续的内存空间组成。在心电信号的传输过程中，还需要一个缓冲区进行数据的存储，包括系统软件运行所需要的堆栈等。这些都需要系统的主存来分配空间。

S3C44B0X内部只有8KB的缓存，没有能用来运行程序和存放临时数据的RAM，所以必须外接SDRAM作为片外主存。在本文中，采用的是ICS公司生产的容量为1Mb×16×4Bank的IS42S16400。

S3C44B0X与SDRAM的连接图如图5所示。

                                                图5 S3C44B0X与SDRAM的连接图

三、软件系统设计

为了实现了对心电信号的量化和对数据的处理和传输，充分的利用μC/OS-II的实时性，并使软件系统具有良好的可重用性，为以后对系统功能的扩展提供条件，本系统软件设计如图6所示。

                                            图6 软件系统设计流程图

四、抗干扰设计

心电信号传输到PC机端后，需要显示到屏幕上，形成心电图。在心电信号处理系统中采用的12导联在屏幕上表现为12个心电波形，每一个波形都包含着特定的信息，但是要得到接近于理想的心电波形，就必须对信号进行预处理。

从测量技术上来说，心电信号属于强噪声背景下的低频微弱信号，幅度为10μV～5mV，主要的频率范围为0.05～100Hz，因此，在心电信号的检测、提取、放大及记录过程中，有来自人体自身的干扰，如肌电干扰，也有来自外界的干扰如工频干扰等。这些干扰使系统的信噪比下降，甚至会淹没微弱的有效心电信号。因此，需要进行信号预处理以消除各种干扰。本文使用自适应噪声抵消器来进行预处理，如图7所示。

                                           图7 自适应噪声抵消器消除噪声的结构图

五、结束语

实验表明，本文设计的基于ARM的心电信号处理系统，对信号的采集和处理部分采用的软硬件模块化设计，提高了心电信号检测的精度。设计的以ARM处理器为核心的软硬件系统和USB通信接口，提高了系统的稳定性和可靠性，达到了预期的技术指标，为设计新型的心电信号处理设备提供了理论基础和依据，此系统也将为心脏病变的诊断发挥重要作用。