AD977A在脑电信号采集系统中的应用

1 前言

脑电信号EEG(Electroencephalography)是由脑神经活动产生并存在于中枢神经系统的自发性电位活动，含有丰富的大脑活动信息。它是大脑研究、生理研究和临床脑疾病诊断的重要手段。记录脑电信号，可为临床诊断提供依据。因此，提取脑电信号具有重要的现实意义。由于脑电信号处理一般都是基于数字技术，因此电极采集到的模拟信号经信号调理后，通过A／D转换器转换成数字信号是必不可少的过程。这里提出一种基于FPGA和AD977A的脑电信号数据采集系统，采用FPGA作为信号处理器，并控制模数转换，从而实现高可靠性，高通用性的脑电信号数据采集系统。

2 系统总体设计

通过对人体进行视觉刺激、听觉刺激或神经刺激，使人体的大脑皮层产生一个诱发电位，通过电极连接来获取该诱发电位，将此电位经放大滤波后使其满足采集系统要求，输出的模拟信号通过高速串门A／D转换器AD977A进行模数转换。给FPGA一个启动／停止信号，用其控制模数、数模转换等。采用USB器件与FPGA直接连接，这样通过时序即可控制FP-GA与USB的通信。图1为系统总体设计框图。

3 高速串行A／D转换器AD977A简介

A／D转换器种类很多，其中F1ash A／D转换器的转换速度高，但分辨率低，适用于雷达信号的采集及处理等方面；∑-△A／D转换器的转换精度高，但转换速度低，适用于音频及低频信号的采集处理等领域；逐次逼近型A／D转换器的转换速度和分辨率介于前两者之间，适用于控制系统等中速率采集而分辨率要求较高的场合。而AD977A是一款逐次逼近型A／D转换器，AD977A具有以下主要特点：单电源5 V供电；最高采样速率为200 kS／s；内部2．5 V参考电源可选；高速串行数据接口；内部时钟可选；低功耗，最大功耗100 mW，省电模式下50 μW；输入电压范围：单极性0～4 V，0～5 V和0～10 V；双极性-3．3～+3．3 V，-5～+5 V和-10～+10 V；采用20针DIP或SOIC封装。AD977A内部功能框图如图2所示。

AD977A的控制引脚的功能描述如下：R1IN、R2IN、R3IN为模拟信号输入端；AGND1、AGND2为模拟地；DGND为数字地：CAP为缓冲输出参考端；REF为基准电压；SB／BTC用于选择输出数据格式，高电平为二进制码，低电平为二进制补码；EXT／INT用于选择DATACLK时钟模式，高电平选择外部时钟，低电平选择内部时钟；SYNC是外部时钟模式下帧同步信号输出：DATACLK为串行数据时钟端；DATA用于输出转换结果：TAG为级联输入端：R/C用于读取／转换控制信号，低电平时启动A／D转换，高电平时读取A／D转换结果；CS是片选信号；BUSY是工作状态输出，当AD977A进行模数转换时为低电平，转换结束后恢复高电平；PWRD为低电平输入端；VANA为模拟电压输出端；VDIC为数字电压输出端。

AD977A的工作原理时序如图3所示。当cs为低电平时，R/C电平跳为低电平，AD977A的内部电容阵列保持输入信号，并开始模数转换。一旦转换开始，BUSY引脚电平也跳为低电平，并一直持续到转换结束才恢复为高电平。模数转换结果的输m以及产生帧同步都是由时钟信号DATACLK控制。

AD977A有内、外部时钟两种工作模式。当EXT／INT处于低电平时，其工作在内部时钟模式；高电平时，则工作在外部时钟模式。内部时钟模式下，R/C启动转换，在转换期间，AD977A的DATACLK引脚输出16个连续的时钟脉冲，DA-TA引脚同步输出上一次转换的结果。而在外部时钟模式下，则通过CS、R/C和DATACLK信号控制转换期间输出上一次的转换结果或转换结束后输出本次转换结果，控制是否产生帧同步信号。因而外部时钟模式有以下6种工作方式：(1)连续时钟，转换期间读取上一次转换数据，产生帧同步；(2)连续时钟，转换完成读取本次转换数据，产生帧同步；(3)不连续时钟，转换完成读取本次转换数据，不产生帧同步；(4)不连续时钟，转换期间读取上一次转换数据，不产生帧同步；(5)不连续时钟，转换完成读取本次转换数据，产生帧同步；(6)不连续时钟，转换期间读取上一次转换数据，产生帧同步。

4 FPGA的优点

FPGA即现场可编程门阵列，它既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点；FPGA具有体系结构和逻辑单元设计灵活、集成度高以及适用范围广等特点，兼容PLD和通用门阵列的优点，可实现较大规模的电路，编程灵活；其他与门阵列ASIC相比，FPGA具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。

5 AD977A在采集系统中的应用

5．1 AD977A与FPGA的接口电路

模拟信号由VIN端口输入，输入电压范围采用-5～+5 V。AD977A由CS选通，R／C启动A／D转换，输出数据、时钟为DATA与DATACLK同步的形式串行输出，BUSY为忙输出端、标志转换是否结束。这5个端口和FPGA的端口相连接。具体A／D转换电路的实现如图4所示。