全集成、部分集成和分立开关电源方案比较分析

便携式设备适配器设计需要综合考虑高效率、低空载功耗、宽交流电压输入、电磁干扰、PCB尺寸以及成本等多方面的要求，全集成架构具有较高的性能但成本较高，而分立方案成本低但开关频率不稳定以及开关损耗高，部分集成方案有效综合了全集成和分立方案的特点。本文对这些不同架构进行了深入分析。

随着手机及PDA等便携式设备的应用日益增加，对低功率电源适配器的需求也在不断增加。这些电源的典型特性包括符合安全标准的交流隔离、1至5瓦的输出功率、5Vdc ( 5%的输出电压、符合Blue Angel(EN6100-3-2)要求的低空载功耗、低电磁干扰(EMI)，以及其他开关电源(SMPS)所需的故障保护等。其中大多数还要求具有85至265Vac的交流输入电压。

采用交流电频率(30~80Hz)变压器与整流器的线性电源性价比很高，且能满足隔离、故障保护及EMI要求。但这些器件不仅笨重，还不能满足宽输入电压及空载功耗要求，且一般不能满足电压调整要求。而由整流器与回扫转换器所组成的SMPS则能满足以上要求，但其成本要远高于线性电源，尤其当采用全集成芯片架构时。

由于输出功率较小以及电压调整要求相对较宽松，且与系统成本相比，功率密度及效率不是主要的约束条件， 因此SMPS可用分立半导体器件来实现以降低系统成本。尽管这种方法可满足基本的电压要求，但却不是固定频率设计，因为PWM频率会随输出电流及输入交流电压的变化而改变。此外，谐波也会在某些应用中引起噪声问题。由于导通及关断速度较慢，故其开关损耗也较大，因为没有用于高压MOSFET的驱动器。由于未采用空载跳周期(cycle skipping)模式，因此也可能不满足Blue Angel标准的要求，并且也难以实现一些基本的保护功能，如过热保护、过压保护及欠压保护等，而这些功能通常都是SMPS所要求的。

基于以上这些原因，人们开发出了一种部分集成的解决方案，这种解决方案不仅能消除分立解决方案有关的局限性，而且成本还低于全集成方案。

一、 其他SMPS架构

面向低功率及通用输入电压应用的典型SMPS架构尽管都用一个由回扫拓扑及隔离反馈电路所组成的基本平台，但不同的架构其初级有很大的差异。全集成方案与分立器件方案是目前最流行的两种解决方案。

1. 全集成方案

图1为一种典型全集成架构。U1为用于全输入电压范围的高电压IC，该芯片在一个硅片上集成了高电压开关晶体管与控制逻辑，而没有采用目前流行的将两块裸片置于一个封装中的混合设计。图1中反馈信号通过光耦ISO1加于IC的Bias/FB(偏压/反馈)端，变压器的偏置线圈为IC提供电源。

在上电期间，偏置线圈上没有感应电压，IC电源由从高压端至偏压端与储能电容C3的内部电流源提供。当偏压达到工作电平时，IC即开始以不断增加的占空比进行开关(软启动)。启动后，由偏置线圈为IC提供电源，而内部电流源则由控制逻辑关断。IC拥有内部检流电路，以提供逐周期的电流限制。

2. 分立器件方案

图2为一种典型分立实现方案。分立高压晶体管最初由直流总线通过R1偏置并由ZR1箝位，当晶体管栅极电压达到导通阀值时，Q1打开。当通过检流电阻的漏电流达到预定值时，被关断的控制晶体管Q2被偏置电压打开，将Q1关断。Q1关断后，储存在变压器中的能量即传递到次级线圈及偏置线圈，并通过C3与 R6构成的RC网络给Q1栅极加一个正偏压，RC网络的时间常数决定关断时间。反馈信号通过光耦取得并加于Q2的基极，以对基极电流进行调整。基极电流调整导致对导通时间间隔的调整，进而实现对输出电压的调整。

由于通用分立器件的生产批量很大，故与专用集成电路(ASIC)解决方案相比，分立解决方案的系统成本是所有架构中最低的，但这种方法也有一定的局限性。首先，开关频率不恒定，由于关断间隔相对恒定，故占空比改变将引起频率改变；其次，开关转换速度缓慢，因为它没有ASIC解决方案中所采用的低阻抗栅极驱动器。故在同一频率、电压及电流上，Q1的开关损耗远高于ASIC解决方案的开关损耗。

3. 部分集成方案

图3：部分集成IC加分立器件实现方案。

基于上面对这两种架构的讨论，以下介绍一种部分集成式架构。图3所示的这种架构旨在提供适中的系统成本，同时保留大部分ASIC架构的性能优势。该架构的系统成本之所以较低，是因为采用了通用分立高压晶体管，以及低压工艺控制器IC。

a. 源极开关控制

作为对用于开关高压MOSFET的传统栅－源驱动的一种替代，可在IC输出中采用一种源极开关结构。在这种源极开关结构中，控制器是通过源极来驱动外部MOSFET，而不是传统PWM方法中驱动栅极。如图4所示，外部MOSFET Q1的栅极通过ZR1被箝位在一个恒定电压上，该电压足够高，以使晶体管充分导通，其典型值为14V。而电容C1(远大于栅极输入电容)则用来在每一开关周期暂时储存栅极电荷。Q2的开关极性与Q1同步，当Q2打开时，Q1的源极被拉至接近于0V，而C1中所储存的电荷则被传递到栅极，从而将Q1打开。当Q2关断时，Q1的漏电流继续流向Q2。Q2漏极电压的升高迫使Q1的栅极电容对充电电容放电。当Q2的漏极电压高于其栅极电压减去Q1的栅极阀值电压时，Q1关断。

采用源极开关控制具有许多优势。首先，由于驱动及检流共用一个引脚，故能减少一个引脚，从而简化IC封装；其次，由于IC的栅极驱动器只需驱动具有较低栅极阀值电压的开漏极FET，故能采用低电源电压，而无需使用充电泵电路，典型的PWM IC要求最小10V的电源电压，而建议的IC则只需6V，由于电源电压较低，因此可以采用亚微米工艺来提高裸片面积使用效率；第三，开关及启动电流源只需使用一个外部高压MOSFET，而栅极控制方法则需要用另外的高压器件来提供启动偏置电源。